一种基于28纳米工艺、每平方毫米0.8兆位存储单元（0.8M-Weights/mm2）、每平方毫米9.1万亿次运算（9.1-TOPS/mm2）的全模拟SRAM计算内存宏（Compute-in-Memory Macro），采用细粒度结构化剪枝（Fine-Grained Structured Pruning）技术，并结合自适应范围ADC（Adaptive-Ranging ADC）进行优化

《IEEE Transactions on Circuits and Systems I: Regular Papers》：A 28-nm 0.8M-Weights/mm2 9.1-TOPS/mm2 All-Analog SRAM-Based Compute-in-Memory Macro Using Fine-Grained Structured Pruning With Adaptive-Ranging ADC

提出一种基于28nm CMOS的全模拟计算单元（CIM）宏，通过精细结构剪枝提升内存和计算密度5.5倍，消除数字后处理电路，采用PVT跟踪自适应量程ADC提高传感边距576倍，实现116TOPS/W能效和低延迟，适用于AI边缘设备。

　　

摘要：

我们开发了一种基于0.8 M权值/毫米（0.8 M-weights/mm）的SRAM全模拟CIM（Columnar Integrated Memory）架构，专为AI边缘设备设计，采用28纳米CMOS工艺制造。该CIM通过精细结构化的剪枝技术，实现了稀疏权重矩阵的高效存储和处理，从而在内存和计算密度方面提升了5.5倍（5.5×）。从MAC（矩阵乘法）、偏置调整、ReLU（Rectified Linear Unit）到层间量化的全模拟运算过程消除了对数字后处理电路的需求，进而实现了高系统级能效和低延迟。该技术的实现得益于采用PVT（Process, Voltage, Temperature）跟踪技术的自适应范围ADC（Analog-to-Digital Converter），其灵敏度提高了高达576倍。与同类CIM相比，该CIM在归一化内存和计算密度方面提升了6倍，并且具备116 TOPS/瓦（TOPS/W）的系统级能效和低延迟。