PAPlace：基于性能优化的可微分模拟布局技术

《ACM Transactions on Design Automation of Electronic Systems》：PAPlace: Performance-Driven Differentiable Analog Placement

模拟电路布局优化方法通过融合机器学习与可微分模型，提出基于梯度下降的全局布局引擎，实现多目标同步优化，在TSMC 40nm节点实验中显著提升性能指标。

　　

摘要AI摘要

要查看此由AI生成的摘要，您必须拥有高级访问权限。

了解更多登录

摘要

摘要

模拟电路的布局对于实现最佳性能至关重要，但获得良好的布局需要专业知识和时间。最近在机器学习技术方面的进展在模拟布局性能建模方面取得了有希望的结果。PAPlace进一步扩展了这些方法，并将其集成到核心模拟布局引擎中，从而能够有效地直接优化布局后的性能。我们提出了一种可微分的预测模型，该模型将布局和布线信息结合到一个非线性的模拟布局引擎中。然后，我们将这种可微分的性能模型纳入基于梯度下降的全局布局引擎中。进一步提出了一种多目标优化方法，以找到不同指标的共同梯度下降方向。在TSMC 40nm技术节点上的实验结果表明，与最先进的研究成果相比，所提出的框架具有优越性，在失调电压、共模抑制比（CMRR）、带宽和直流增益等指标上分别实现了高达2163.00微伏（μV）、73.95分贝（dB）和62.25兆赫（MHz）、57.84dB的改进。

AI摘要

AI生成的摘要（实验结果）

此摘要是使用自动化工具生成的，并非由文章作者撰写或审核的。它旨在帮助读者发现研究内容、评估其相关性，并协助来自相关研究领域的读者理解本文的工作。它旨在补充作者提供的摘要，后者仍然是论文的官方摘要。完整文章才是权威版本。点击此处了解更多。

点击此处对摘要的准确性、清晰度和实用性进行评论。您的反馈将有助于改进未来的版本。

要查看此由AI生成的通俗语言摘要，您必须拥有高级访问权限。