一种20 Gb/s/引脚的单端接收器，具有0.42 pJ/b的功耗，并采用乒乓自参考技术

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A 20-Gb/s/pin 0.42-pJ/b Single-Ended Receiver With Ping-Pong Self-Referencing Technique

单端接收器采用 ping-pong 自参考技术解决连续相同数字序列的稳定性问题，通过模拟反馈环路和低通滤波器时间常数调节实现双边距优化，在28nm CMOS下达到20 Gb/s/pin数据速率，补偿-15dB信道损失，功耗8.42mW且抗200mVpp电源噪声。

　　

摘要：

本文介绍了一种采用提出的“乒乓式自参考”（PPSR）技术的20 Gb/s/引脚单端接收器（RX）。传统的自参考（SR）接收器在处理连续相同的数字（CIDs）时存在根本性挑战，因为它们的校正机制依赖于检测不稳定的盲区，并且需要复杂的数字开销。PPSR通过实施两种主要解决方案来克服这一问题。首先，集成了一种模拟CID恢复反馈回路，即使在长期CID序列下也能主动确保稳定的垂直裕度。其次，PPSR利用了采样保持（S&H）电路的非理想低通滤波器（LPF）特性，通过有意调整时间常数（τSH），实现了可靠的水平裕度。该接收器采用28纳米CMOS工艺制造，在补偿15 dB信道损耗的情况下，实现了20 Gb/s/引脚的数据传输速率。其功耗为8.42 mW（0.42 pJ/bit），并且对高达200 mVpp的100 MHz电源噪声具有很强的抗干扰能力。

引言

随着对高带宽和节能内存接口需求的增加，单端信号传输已成为成本和引脚效率较高的内存及芯片间互连的理想解决方案[1]、[2]、[3]、[4]、[5]。然而，由于缺乏差分参考信号，单端接收器（RX）的垂直裕度会降低，并且容易受到电源噪声和共模噪声的影响。传统的单端RX依赖于全局参考电压（VREF）来恢复数据[2]、[3]。然而，最佳VREF水平会因工艺、电压和温度（PVT）条件以及不同通道而变化，从而导致性能下降以及额外的VREF校准设计开销。