基于浮栅工程的IGZO TFT亚阈值摆幅调控技术及其在AMOLED显示低灰阶均匀性提升中的应用

《Journal of the Society for Information Display》：Subthreshold Swing Control in IGZO TFTs Using Floating-Gate Engineering for AMOLED Displays

为解决高分辨率AMOLED显示中驱动晶体管在深亚阈值区工作时，因传统氧化物TFT陡峭的亚阈值摆幅(SS)导致漏极电流对阈值电压波动和噪声高度敏感，进而影响低灰阶均匀性的问题，研究人员提出了一种新型的IGZO浮栅TFT架构。该研究通过布局定义的栅耦合比(GCR)工程，实现了SS在80.5 mV/dec至超过499 mV/dec范围内的精确线性调控，特别是源极重叠浮栅(SO-FG)结构可在不增加器件面积的情况下有效扩展驱动电压范围。该工作为在单一衬底上单片集成高速开关管和稳健驱动管提供了实用化方案，对增强高像素密度电路的低灰阶均匀性具有重要意义。

　　

随着智能手机、平板电脑等设备的屏幕向着更高分辨率、更高刷新率的方向飞速发展，我们对于眼前这块“窗口”的显示质量要求也水涨船高。有源矩阵有机发光二极管(AMOLED)显示屏因其高对比度、低功耗和可柔性等优点，已成为高端显示市场的主流选择。然而，当厂商们为了带来更极致的视觉体验而不断“塞”进更多像素，提升像素密度(PPI)时，一个棘手的挑战也随之浮现：如何精确控制每一个微小像素在显示暗画面时的亮度，即低灰阶的均匀性。

问题的根源在于驱动像素发光的“开关”——薄膜晶体管(TFT)。在目前主流的氧化物TFT背板中，为了实现高分辨率下极低亮度（对应皮安培级别的驱动电流）的精准控制，驱动晶体管不得不工作在“深亚阈值区”。在这个工作区间，晶体管的电流-电压特性曲线变得异常“陡峭”，用一个专业术语描述，就是具有很“陡”的亚阈值摆幅(Subthreshold Swing, SS)。这虽然有利于快速开关，但对驱动晶体管却是个坏消息：电流会变得对栅极电压的微小波动或晶体管的自身阈值电压(V_th)差异极度敏感。一点点的电压“噪音”或工艺偏差，就可能导致相邻像素的亮度出现肉眼可辨的差异，这就是所谓的“低灰阶不均匀”或“Mura”现象，严重影响了画面的纯净度与显示品质。

为了“抚平”这条陡峭的曲线，传统思路往往从材料本身入手，例如调控氧化物沟道的态密度，或使用双栅结构。但这些方法要么设计灵活性受限，要么需要复杂的工艺调整。有没有一种方法，能够像调节旋钮一样，通过简单的版图设计来精确“调校”晶体管的SS值，从而在同一块基板上同时制造出适用于高速开关的“陡”SS晶体管和适用于稳健驱动的“缓”SS晶体管呢？

发表在《Journal of the Society for Information Display》上的一项研究，给出了一个巧妙而有力的答案。研究人员提出并验证了一种基于氧化铟镓锌(IGZO)的浮栅薄膜晶体管(Floating-Gate TFT, FG-TFT)新架构。其核心理念是利用“浮栅”作为中间媒介，通过精心设计的版图来调控“栅耦合比”(Gate Coupling Ratio, GCR)，从而实现对SS值的宽范围、线性化、可预测的精确控制。这就像在栅极和沟道之间加入了一个可调节的“变速箱”，通过改变齿轮比(GCR)来改变最终输出曲线(SS)的斜率。

为了开展这项研究，团队主要运用了以下几项关键技术方法：首先，他们采用与常规TFT完全兼容的制造工艺，在单一衬底上单片集成了常规开关晶体管(SWT)和不同版图的浮栅驱动晶体管(DRT)。其次，通过系统改变浮栅与底栅的重叠宽度(W_FG)，实现了基于版图的栅耦合比调控。再者，创新性地提出了源极重叠浮栅(Source-Overlapped Floating Gate, SO-FG)结构，通过延伸浮栅与源极的重叠长度(L_ov,S)来进一步提升SS。此外，研究还结合了三维工艺与器件仿真(TCAD)来建模分析和预测器件物理机制与性能，并对仿真参数进行了严格的实验校准，确保了模型的准确性。

研究结果

1. 基于GCR依赖的亚阈值特性建模

研究人员首先建立了浮栅器件的电容耦合物理模型。在亚阈值区，IGZO沟道完全耗尽，沟道电容可忽略。因此，亚阈值摆幅(SS)由浮栅的本征SS(SS_FG)与栅耦合比(GCR)共同决定，关系为SS_BG= SS_FG/ GCR。其中GCR由底栅绝缘层电容(C_BGI)与总电容(C_total)的比值决定。理论推导和TCAD仿真均证实，GCR的倒数(1/GCR)与浮栅宽度(W_FG)呈线性关系，这为通过版图几何尺寸定量调控SS奠定了理论基础。

2. 通过浮栅几何尺寸(W_FG)实现可调SS特性

实验制备了具有不同W_FG（6至21微米）的IGZO FG-TFT器件。测量结果完美验证了模型预测：减小W_FG会降低GCR，从而导致SS_BG线性增加。实测SS从109 mV/dec (W_FG=21 μm) 可调至206 mV/dec (W_FG=6 μm)。所有器件的导通电流(I_on)均远高于高分辨率AMOLED像素所需的亚微安级最大驱动电流。同时，阈值电压(V_th)也随1/GCR线性负向漂移，这主要归因于浮栅制造过程中积累的初始电荷(Q_FG,0)。通过模型扣除该电荷效应后，提取出的本征沟道阈值电压(V_th,FG)为+0.19 V，与无浮栅的常规开关晶体管(SWT)的阈值电压(+0.20 V)高度一致，证实了器件本质上是增强型(E-mode)工作。

3. 通过SO-FG结构实现面积高效的SS调制

为突破W_FG不能小于沟道宽度(W)的几何限制，实现更大幅度的SS扩展，团队提出了创新的源极重叠浮栅(SO-FG)结构。该结构通过增加浮栅与源极的重叠长度(L_ov,S)来增大C_FGI，从而在不增加器件横向面积的前提下进一步降低GCR。TCAD仿真表明，在固定W_FG=6 μm下，将L_ov,S从3 μm增加至15 μm，可成功将SS从206 mV/dec进一步提升至499 mV/dec。SS与1/GCR之间同样呈现优异的线性关系，表明SS调制遵循统一的电容耦合机制。

4. 在像素电路中的性能优势分析

将最优化的SO-FG驱动晶体管(DRT 2, SS=499 mV/dec)与常规开关晶体管(SWT, SS=80.5 mV/dec)进行对比，其性能提升显著：

• •
  驱动电压范围：为覆盖OLED目标电流范围(10 pA 至 100 nA)，所需驱动电压范围从SWT的0.5 V大幅扩展至DRT 2的2.4 V。这为高分辨率显示中实现精确的灰度控制提供了关键保障。
• •
  抗扰动能力：在存在阈值电压变异或栅压波动时，DRT 2的电流误差率远低于SWT。通过“拉伸”亚阈值区，SO-FG结构显著增强了对电压噪声的免疫力，从而有望在没有额外阈值电压补偿电路的情况下，也能实现优异的低灰阶均匀性。

结论与意义

本研究成功开发并验证了一种基于IGZO浮栅TFT的创新设计，通过布局定义的栅耦合比工程，实现了对亚阈值摆幅(SS)的精确、宽范围线性调控。其核心贡献在于：

1. 1.
   提出了可预测的SS设计方法：建立了SS与版图几何参