一种快速收敛的混合ZQ校准架构，采用电荷注入技术用于多芯片高密度内存接口

《IEEE Women in Engineering Magazine》：A Fast-Converging Hybrid ZQ Calibration Architecture with Charge Injection for Multi-Die High-Density Memory Interfaces

　　

摘要：

本文提出了一种用于多芯片高密度内存接口的快速收敛混合ZQ（Zero-Quadrature）校准架构。在多芯片封装系统中，由于多个芯片共享一个外部参考电阻，ZQ校准的延迟会增加，因此对每个芯片进行快速校准变得至关重要。为了解决这一系统级问题，所提出的架构结合了用于上拉校准的预驱动电压控制和基于强度码的下拉校准，从而减少了环路数量和布线复杂性，同时最小化了校准时间和芯片面积。此外，共享参考电阻的加载会增加ZQ节点的有效电容，降低电压转换速度并限制ZQ环路的工作频率。为了缓解这一物理限制，一种ZQ电荷注入均衡器加速了节点转换，在32负载条件下，基于布局后的仿真显示ZQ环路的最大工作频率提高了95.6%。另外，一种基于参考电压切换的偏移消除方案可以在2个ZQ时钟周期内消除比较器的偏移，从而在提高校准准确性和芯片间统计一致性的同时，最小化校准时间开销。该电路采用28纳米CMOS工艺制造，工作电压为1.0 V/1.8 V（VCCQ/VCC），占用面积为0.0303平方毫米，在100 MHz频率下校准时间为160纳秒，20个测试芯片的最大误差为3.9毫伏。