PERCEL：一种可重写的非易失性存储器（NVM）组件模型（CIM），集成了基于CTT（Cell-Transistor-Array）技术的单元级数模转换器（DAC）

《IEEE Journal on Exploratory Solid-State Computational Devices and Circuits》：PERCEL: A Re-Writable NVM CIM Incorporating a CTT-Based Per-Cell DAC

　　

摘要：

内存计算（CiM）加速器直接在内存数组中执行矩阵向量乘法（MVM），减少了数据传输，提高了AI工作负载的能效和吞吐量。为了减少转换次数，最新的设计采用了多位计算单元。然而，实际的多位CiM仍然面临着精度、效率和可重写性之间的平衡问题：基于多层NVM的设计存在非线性问题且可重写性较差，而基于多层激活的DRAM/SRAM宏则受到失配和精度低下的限制。本研究提出了一种基于单元级DAC的CiM宏，它结合了多层NVM的密度和完全可重写的DRAM权重，从而打破了这种权衡。每个比特单元都嵌入了一个紧凑的6位CTT电流模式DAC，通过写入验证-写入循环进行现场校准，并配有一个1T(1C)的嵌入式DRAM。在22nm FDSOI工艺下对一个576×256的宏进行布局后仿真，其性能达到了49.9 8b-TOPS/W和8.96 8b-TOPS/mm2；在CIFAR-10和CIFAR-100数据集上使用ResNet-50进行系统级评估时，与数字基线相比，精度损失不到0.2%，且无需任何硬件感知的训练过程。