采用65纳米BiCMOS工艺、结合RL网络技术的LP-NGD有源集成电路的微电子设计

《Microprocessors and Microsystems》：Microelectronic design of LP-NGD active integrated circuit with RL-network in 65-nm BiCMOS technology

本文研究了一种基于RL网络和负反馈放大器的低通负群延迟（LP-NGD）有源集成电路设计，在65nm BiCMOS技术中验证了其可行性。通过频率域和瞬态分析，验证了在-3ns延迟和100MHz截止频率下的负群延迟特性，并展示了其用于信号失真校正的应用潜力。

　　

马蒂厄·盖兰（Mathieu Guerin）|法尤鲁兹·哈达德（Fayrouz Haddad）|索尼娅·穆萨（Sonia Moussa）|威利斯·诺亚（Willys Noa）|内森·B·古尔格尔（Nathan B. Gurgel）|若昂·安德烈·恩东巴西·迪亚库萨拉（Joao Andre Ndombasi Diakusala）|贝努瓦·阿格努斯（Benoit Agnus）|文塞拉斯·拉哈詹德拉伊贝（Wenceslas Rahajandraibe）|布莱兹·拉韦洛（Blaise Ravelo）

法国马赛大学、法国国家科学研究中心（CNRS）、土伦大学、IM2NP UMR7334实验室，马赛

摘要

低通（LP）负群延迟（NGD）函数具有一种特殊性质，使得输出信号能够相对于相应的输入信号提前传播或具有负时间延迟。本文研究了采用65纳米BiCMOS技术实现的LP-NGD有源集成电路（IC）的设计方法。所考虑的LP-NGD有源拓扑结构主要由一个RL网络与非反相器放大器组成。在简要描述了LP-NGD函数的规格（如NGD值和NGD截止频率）之后，提出了有源IC的设计方程。该设计方法可以根据测试信号特性来确定RL网络的参数，以实现所需的时间提前效果。通过使用Cadence VIRTUOSO?环境进行仿真概念验证（PoC），验证了在65纳米BiCMOS技术中实现LP-NGD有源IC的可行性和设计合理性。频率域和时域的验证结果均证实了LP-NGD的特性：在非常低的频率下，计算出的NGD值与仿真值非常接近（约为-3纳秒），而在约100兆赫的截止频率处也是如此。使用正弦脉冲波信号进行的瞬态分析显示，输出信号具有-2.67纳秒的时间提前效果。本文还讨论了LP-NGD IC在纠正电子系统信号失真方面的潜在应用。65纳米BiCMOS技术对于实现NGD电路非常有利，因为它具有更好的集成能力和与现代混合信号集成电路的兼容性。

章节摘录

引言

二十世纪后期在技术科学史上尤为引人注目，这得益于半导体工业革命和电子通信技术的发展。然而，半导体技术的进步也要求进一步的研究，以提升电子电路设计的性能。例如，当前的电子和通信系统存在信号延迟问题[[1], [2], [3], [4]]。更具体地说，群延迟（GD）[[1], [2], [3], [4]]是一个关键问题。

LP-NGD模拟电路函数基础理论回顾

本理论部分的主要目标是：

•

解释与LP-NGD有源拓扑结构分析相关的基本理论知识（包括VTF幅度、相位和GD），

•

并定义与LP-NGD电路设计方程中的基本频率域和时域变量相关的术语。

基于RL网络的LP-NGD电路合成：从VTF到BiCMOS设计方法

本节探讨了基于RL网络的LP-NGD有源拓扑结构的合成理论，并描述了考虑BiCMOS技术时的设计方法。

65纳米BiCMOS技术下LP-NGD IC的概念验证设计

本节介绍了LP-NGD功能芯片的设计方法。概念验证是在65纳米BiCMOS技术上完成的，并使用Cadence? VIRTUOSO?仿真器进行了验证。

BiCMOS LP-NGD IC概念验证的验证结果

本节重点介绍验证结果。首先分析了在65纳米BiCMOS技术中实现的LP-NGD有源IC的频率域结果；随后通过比较输入和输出脉冲信号之间的延迟和失真情况进行了瞬态分析。

LP-NGD有源IC的不准确性分析

本研究基于MC统计分析方法，研究了LP-NGD有源IC的不准确性效应。在简要介绍不准确性分析方法后，讨论了=T(f≈0)、f_n和t_n=GD(f≈0)的直方图分布结果。

LP-NGD系统在信号失真校正方面的潜在应用

LP-NGD系统的一个有前景的应用是纠正信号失真[5]。以下段落简要介绍了这种NGD函数的应用原理。

结论

本文研究了基于65纳米BiCMOS技术中RL网络的LP-NGD有源电路的设计方法。明确了LP-NGD函数的相关定义，并从VTF分析角度介绍了LP-NGD有源电路的设计理论。制定了用于确定构成LP-NGD拓扑结构的电感器和电阻器的分析方程。该LP-NGD拓扑结构已被实现为65纳米BiCMOS技术中的有源IC。

利益冲突声明

作者声明他们没有已知的财务利益冲突或个人关系可能影响本文所述的工作。

致谢

本研究得到了中国国家自然科学基金（NSFC）项目（编号62371241）的支持。

马蒂厄·盖兰（Mathieu Guerin）于2010年在马赛综合理工学院获得微电子与电信工程学位，并同时在马赛大学获得了集成电路设计研究硕士学位。2013年，他在同一机构获得了博士学位。他曾担任IDEMIA-StarChip公司的模拟和射频设计团队的技术负责人，负责设计嵌入SIM卡和非接触式银行卡中的芯片（这些芯片具备生物识别功能）。