针对高噪声逆变器驱动电机的高效设计方法：FF-CSCC有源EMI滤波器

《IEEE Access》：Efficient Design Method for an FF-CSCC Active EMI Filter for High-Noise Inverter-Fed Motor Drives

　　摘要：本文提出了一种高效的设计指南，用于前馈电流感应电流补偿（FF-CSCC）主动电磁干扰（EMI）滤波器，旨在应对高噪声环境下的逆变器驱动电机。逆变器与电机之间的屏蔽电缆会显著增加传导发射（CE）。在高噪声条件下，主动EMI滤波器中使用的电流放大器由于电流增益降低而导致性能下降。为防止这种情况，一种有效的缓解策略是采用多个并联的AEF模块。然而，逆变器驱动电机的工作频率低于CE抑制带，导致不需要抑制的信号补偿效率低下。为了解决这个问题，本文在感应阶段引入了一个高通滤波器（HPF）来阻断不相关的低频成分。尽管HPF能有效抑制低频噪声，但它也会造成相位leading，从而降低AEF的性能。为了弥补这一点并提升性能，本文还提出了一种相位补偿电路（PCC）。实验结果证实，所提出的HPF和PCC显著减少了实现CE合规所需的AEF模块数量。CCBY - IEEE并非该材料的版权持有者。请通过https://creativecommons.org/licenses/by/4.0/获取全文文章和API文档中的规定。

第一节 引言
逆变器驱动电机系统广泛应用于各种工业领域，由此产生的电磁干扰（EMI）已成为一个重要问题。EMI主要由电力转换系统产生，传导发射（CE）通过电源线传播并干扰附近设备[1]、[2]、[3]、[4]。为确保电磁兼容性（EMC），已制定了严格的CE限制[5]、[6]、[7]、[8]。根据噪声电流路径，CE可以分为差模（DM）和共模（CM）噪声[9]。由于逆变器和电机之间的电源线与地之间存在寄生电容，CM噪声通常占主导地位。

许多研究集中于通过PWM控制优化和软谐振切换来减少逆变器驱动电机源的CM噪声[10]、[11]、[12]、[13]、[14]。然而，一旦逆变器驱动电机已经开发完成，EMI调试通常通过在电源线中使用EMI滤波器来解决[15]、[16]、[17]、[18]、[19]。传统的EMI滤波器利用CM扼流圈和Y电容器来抑制CE。然而，Y电容器的较高电容会增加漏电流，而CM扼流圈受到芯材尺寸和绕组限制的影响，这使得这种方法不适用于紧凑型应用。

为了克服这些被动滤波器的局限性，已经广泛开发了主动EMI滤波器（AEF），它们利用主动电路进行EMI检测和补偿[20]、[21]、[22]、[23]、[24]、[25]、[26]、[27]、[28]、[29]、[30]、[31]、[32]、[33]、[34]、[35]。AEF的拓扑结构可以根据其噪声检测和补偿机制进行分类[36]、[37]，包括前馈（FF）和反馈（FB）类型，如电压感应电压补偿（VSVC）、电压感应电流补偿（VSCC）、电流感应电流补偿（CSCC）和电流感应电压补偿（CSVS）结构。

表1总结了针对逆变器驱动电机的先前AEF研究。表1展示了AEF的拓扑结构和放置位置。放置位置表示AEF检测噪声和注入补偿信号的位置。基于IC的放大器指的是使用集成电路（IC）实现的主动电路，以实现紧凑设计。考虑了与电源线的电气隔离，以确保抗浪涌能力和保护主动组件[38]。当多个阶段AEF并联或级联使用以在高噪声条件下减轻放大器饱和或性能下降时，需要重新调整参数设计。还研究了用于性能提升的辅助电路。最后，分析了逆变器与电机之间的电源电缆的影响，因为噪声行为会随电缆长度变化[28]、[39]。

第二节 首次提出了基于推挽放大器的主动消除电路[20]。随后开发了增加推挽放大器输入阻抗的达林顿配置[21]。提出了一种由低通滤波器（LPF）、线性放大器和运算放大器（OPAMP）组成的级联结构[22]。应用LPF作为辅助电路，以防止10 MHz以上功率辐射导致的放大器饱和[23]。提出了一种控制推挽放大器功率损失的设计方法[24]。提出了一种基于OPAMP的方法，在电机和地之间注入和补偿CM电压[25]，并开发了一种用于电流补偿的比例生成OPAMP[26]。提出了一种放置在电机和地之间的AEF，不需要承受工作差分电流[27]。在[28]中实现了结合AEF与被动滤波器、相位补偿电路、高输出电流放大器设计以及从屏蔽电缆中提取寄生电容的混合滤波器。提出了一种不包含OPAMP的基于推挽放大器的AEF，并通过阻尼电路提高了稳定性，并提供了其定量设计指南[29]。使用数字处理器进行噪声消除，为宽带操作提供了优化方案[30]、[31]、[32]。提出了一种基于OPAMP的紧凑型AEF，并通过推挽放大器可选地增强了注入电流能力[33]。

提出了一种完全隔离的结构，使用独立的检测和注入CT以及无需额外调整的AB类推挽结构[34]，这在高噪声条件下有利于调试。在[34]中开发了一种集成的降压转换器，以改进放大器的电源供应便利性[35]。

尽管已经为逆变器驱动电机系统开发了多种AEF，但针对屏蔽电缆引起的高噪声条件下性能下降的研究仍然有限，除了[23]、[28]和[33]。然而，[23]中提出的LPF位于电源线上，包含一个CM扼流圈，应具有足够的耐受工作电流的能力。此外，可以增加推挽放大器的最大输出电流[28]、[33]，但这需要额外调整偏置电阻和二极管。

因此，本研究专注于改进2.2 kW逆变器驱动电机的AEF性能，其最大裸噪声水平超过110 dBuV。所提出的AEF拓扑基于[34]，考虑了其稳定的稳定性和完全隔离的结构。AEF放置在使用LISN和逆变器之间，考虑到电机与逆变器之间10米的屏蔽电缆以及低于10 kHz的工作切换频率。在这种情况下，噪声成分出现在切换频率及其谐波上，通常表现出比150 kHz至30 MHz的CE抑制带内更高的幅度。此外，共模扼流圈在低频带的低阻抗允许更多噪声电流进入AEF检测阶段，迫使放大器处理由CE法规未覆盖的频率成分引起的大电压和电流波动。这导致不必要的和低效的噪声补偿，从而降低放大器增益甚至导致饱和，进而降低整体性能。

即使所提出的AEF具有无需额外调整的可并行结构，提供高效的调试，但在高噪声条件下满足CE限制仍然需要多个并联的主动电路阶段。这导致成本、功耗和尺寸的增加，使得整个系统效率低下。为了有效抑制150 kHz以下的噪声，可以在检测阶段使用高通滤波器（HPF）。由于检测阶段通过电流变压器（CT）与电源线隔离，因此可以使用更小的组件来实现。然而，HPF引入了相位leading效应，会扭曲补偿信号的相位对齐。即使抑制了低频高噪声，这种相位leading也会降低AEF的整体噪声衰减性能。

使用HPF是一种常见方法，但之前没有研究分析HPF对AEF性能的影响。因此，在本文中，首先分析了添加HPF时所提出AEF的噪声衰减参数FAEF[34]，并提出了基于简单LC网络的相位补偿电路（PCC）的设计指南，以优化HPF的负面影响并提高性能。此外，还比较了仅依赖于并联AEF模块的配置与使用HPF和PCC的配置所需AEF模块的数量，以满足CE限制。本文的贡献如下：它使用非接触式电流探针方法[41]、[42]、[43]表征了包括屏蔽电缆影响的逆变器驱动电机的CM CE噪声。它实验验证了在高噪声条件下多个并联AEF模块的有效性。它评估了实施HPF和PCC的影响，并提供了有效的相位补偿的定量设计指南。它通过实验表明，所提出的HPF和PCC显著减少了在高噪声条件下实现CE合规所需的AEF模块数量。

第二节 分析了电机与逆变器之间存在屏蔽电缆时CM噪声的增加。第三节概述了所提出的AEF，并展示了仅使用多个并联AEF模块（方法1）来缓解高噪声的情况，以便与所提出的HPF和PCC的有效性进行比较。第四节提出了HPF和PCC的设计指南，并通过实验验证了它们在减少所需AEF模块数量方面的有效性（方法2）。第五节进行总结。

第二节 提取高噪声逆变器驱动电机的噪声源模型
为了有效设计EMI滤波器，预先识别目标噪声源的特性是至关重要的。在典型的逆变器驱动电机中，由于不需要的寄生CM电流路径（可能由电缆引起），CM CE占主导地位[39]。逆变器和电机之间的电缆长度因应用而异，屏蔽电缆通常用于防止辐射EMI和射频干扰（RFI）。因此，本研究进行了裸CM CE噪声测量，以检查屏蔽电缆存在与否的影响。根据屏蔽电缆的存在与否，CE测量设置分别如图1(a)和图1(b)所示。主导的EMI噪声对应于在逆变器和LISN之间的220 V电源线上流动的ICM，ICM作为LISN 50 Ω端接点的电压进行测量。在这两种配置中，逆变器和电机的机箱都通过接地线连接到地面。在裸噪声测量期间，忽略了EMI滤波器。在图1(a)中，逆变器和电机通过三根未屏蔽的电缆连接。而在图1(b)中，它们通过三根长10米的电缆连接，这些电缆被包裹在一个接地金属屏蔽层中。

图1. CE测量设置：(a) 无屏蔽电缆；(b) 有10米屏蔽电缆；(c) 使用EMI接收器测量的CE；(d) 使用示波器测量的CM噪声电流及其通过FFT获得的频率谱。

表2列出了所使用的逆变器驱动电机的操作参数。图1(c)显示了分别使用长屏蔽电缆和未使用屏蔽电缆时测量的裸CM CE噪声，采用拟峰（QP）检测器进行测量。EMI接收器的分辨率带宽（RBW）设置为150 kHz以下200 Hz和150 kHz以上9 kHz，符合标准指南。由于切换频率相对较低，为3 kHz，150 kHz以上的频谱呈现连续的、类似包络的轮廓，而不是离散的谐波线。在这两种情况下，150 kHz至1 MHz范围内的裸噪声均超过100 dBμV。当存在屏蔽电缆时，1 MHz处的噪声水平增加了超过10 dB。此外，使用示波器和霍尔效应电流探针测量了LISN和逆变器之间的CM噪声电流ICM。其波形和通过快速傅里叶变换（FFT）获得的频率谱显示在图1(d)中。有屏蔽电缆情况下的噪声水平明显更大。值得注意的是，150 kHz以下的噪声电流分量高于CE频率范围内的噪声分量。对于常见的CE测试，从150 kHz开始，低于150 kHz的大噪声成分可能导致AEF不必要地工作，从而降低其对于目标CE衰减的性能。表2列出了逆变器驱动电机的运行参数。为了准确分析屏蔽电缆的影响，本研究使用非接触方法[41]、[42]、[43]提取了逆变器驱动电机运行条件下的CM噪声源模型。提取设置如图2(a)所示：来自矢量网络分析器（VNA）的正弦信号通过电流探头注入电源线，并通过另一个电流探头在端口2接收传输的信号。在高噪声环境中，使用功率放大器放大注入信号以提高信噪比（SNR）[41]。还应用了一种耦合增强技术来增加电流探头和电源线之间的互耦，以提高准确性[42]。图2。(a)提取CM噪声源阻抗的设置，(b)提取的噪声源阻抗Zn的幅度，以及(c)计算的噪声源电压Vn的幅度。

整个逆变器驱动系统的CM噪声源阻抗Zn可以从测量的S参数中提取，如[43]所示：
$$
Z_n = \frac{R_{50} \left( \frac{1 + S_{11}}{S_{21}} \right | Z_n - \frac{1 + S_{11}}{S_{21}} \right | Z_{short}}{R_{50} - \frac{1 + S_{11}}{S_{21}} \right | Z_{short}
$$
提取的Zn的幅度如图2(b)所示。在100 kHz以下，提取的阻抗曲线与理想电容值3.9 nF和2.3 nF非常接近，分别对应有无屏蔽电缆的情况。由于屏蔽导体连接到地线而产生的额外寄生电容，屏蔽电缆的存在使总电容增加了大约70%。阻抗幅度的差异从100 kHz一直持续到几个MHz，这与图1(c)和图1(d)中显示的裸露噪声测量结果相符。获得Zn后，还可以使用图1(d)中测量的ICM来计算等效噪声源电压Vn：
$$
V_n = I_{CM} \left( Z_n + Z_{LISN} \right)
$$
计算出的Vn的幅度如图2(c)所示。Vn和ICM通过Zn和ZLISN相关联。无论是否使用屏蔽电缆，等效噪声源电压几乎保持不变，这是因为逆变器-电机电缆中的脉宽调制（PWM）开关电压幅度保持不变。因此，由于屏蔽电缆导致的较低Zn会导致更大的CM CE噪声电流。这种显著的噪声电流可能会导致FF-CSCC AEF的性能下降，需要有效的设计方法。

第三节 AEF设计方法 1：多并行AEF模块的实现
A. FF-CSCC AEF概述
FF-CSCC AEF适用于实现具有高可扩展性和稳定性的多电流放大器并行结构[34]。由于感应电流和注入电流分布在并行结构中，因此可以成功地将AEF应用于高噪声源。FF-CSCC AEF使用AB类推拉BJT电流放大器，如图3(a)所示。电流源代表生成的CE噪声源isen1。由于电流路径取决于信号的极性，本研究仅考虑使用NPN晶体管的正摆动路径进行分析；相应的等效电路如图3(b)所示。isen1和isen2分别代表电源线上的噪声电流和由感应CT检测到的电流。iinj1是isen2的放大电流，而iinj2是通过注入CT传递的补偿信号，用于抵消isen1。感应电流和注入电流之间的比率是性能参数FAEF，可以表示为：
$$
FAEF = \frac{i_{inj2}}{i_{sen1}} = \frac{sk_{inj} N_{inj} L_{inj}}{sC_{inj} + \left(1 - \frac{1}{FAEF}\right)Z_{L} + sN_{inj}^{2}L_{inj}}
$$
图3。(a)提出的FF-CSCC AEF的结构，(b)正摆动路径的等效电路。

由于FAEF的公式较长，因此通过替换A′来表达它，如(3)所示，A′在下一页定义如下，其中电流增益hfe定义为ic /ib，re定义为vbe /ie，表示跨导的倒数。n表示并联连接的多模块数量。Famp的定义如下，也在下一页：
$$
A' = \left[ \frac{1 + \frac{1}{n} \cdot re(hfe + 1)hfe}{sk_{sen} N_{sen} L_{sen} + Z_{inj} + Z_2 \cdot re(hfe + 1)hfe - Z_2}{sC_{inj} - \frac{Z_2 \cdot re(hfe + 1)hfe}{Z_1 + Z_2}} \right]^{-1}
$$
Zinj在图4(a)中绘制。提取的Zn的幅度如图2(b)所示。在100 kHz以下，提取的阻抗曲线呈现电容性。在低频范围内，提取的阻抗曲线与理想电容值3.9 nF和2.3 nF非常接近，分别对应有无屏蔽电缆的情况。由于屏蔽导体连接到地线而产生的额外寄生电容，总电容增加了大约70%。阻抗幅度的差异从100 kHz持续到几个MHz，这与图1(c)和图1(d)中显示的裸露噪声测量结果相符。获得Zn后，还可以使用图1(d)中测量的ICM来计算等效噪声电压源Vn：
$$
V_n = I_{CM} \left( Z_n + Z_{LISN} \right)
$$
计算出的Vn的幅度如图2(c)所示。Vn和ICM通过Zn和ZLISN相关联。无论是否使用屏蔽电缆，等效噪声源电压几乎保持不变，这是因为逆变器-电机电缆中的脉宽调制（PWM）开关电压幅度保持不变。因此，由于屏蔽电缆导致的较低Zn会导致更大的CM CE噪声电流。这种显著的噪声电流可能会导致FF-CSCC AEF的性能下降，需要有效的设计方法。

III. AEF设计方法 1：多并行AEF模块的实现
A. FF-CSCC AEF概述
FF-CSCC AEF适用于实现具有高可扩展性和稳定性的多电流放大器并行结构[34]。由于感应电流和注入电流分布在并行结构中，因此可以成功地将AEF应用于高噪声源。FF-CSCC AEF使用AB类推拉BJT电流放大器，如图3(a)所示。电流源代表生成的CE噪声源isen1。由于电流路径取决于信号的极性，本研究仅考虑使用NPN晶体管的正摆动路径进行分析；相应的等效电路如图3(b)所示。isen1和isen2分别代表电源线上的噪声电流和由感应CT检测到的电流。iinj1是isen2的放大电流，而iinj2是通过注入CT传递的补偿信号，用于抵消isen1。感应电流和注入电流之间的比率是性能参数FAEF，可以表示为：
$$
FAEF = \frac{i_{inj2}}{i_{sen1}} = \frac{sk_{inj} N_{inj} L_{inj}}{sC_{inj} + \left(1 - \frac{1}{FAEF}\right)Z_{L} + sN_{inj}^{2}L_{inj}}
$$
图3.(a)提出的FF-CSCC AEF的结构，(b)正摆动路径的等效电路。

由于FAEF的公式较长，因此通过替换A′来表达它，如(3)所示，A′在下一页定义如下，其中电流增益hfe定义为ic /ib，re定义为vbe /ie，表示跨导的倒数。n表示并联连接的多模块数量。Famp的定义如下，也在下一页：
$$
Famp = \left[ \frac{1 + \frac{1}{n} \cdot re(hfe + 1)hfe}{sk_{sen} N_{sen} L_{sen} + Z_{inj} + Z_2 \cdot re(hfe + 1)hfe - Z_2}{sC_{inj} - \frac{Z_2 \cdot re(hfe + 1)hfe}{Z_1 + Z_2}} \right]^{-1}
$$
Zinj在图4(a)中绘制。根据(3)–(6)推导出的FAEF较为复杂，直接使用它来调整FAEF以使其接近1较为困难。因此，在调整过程中应用了近似方法。在最大工作频率以下，可以忽略Cu：
$$
f_{\max} \approx \frac{1}{2\pi \sqrt{(1 - k_{inj}^{2})L_{inj} F_{amp} \cdot n \cdot C_{u}}
$$
(7)表示AEF的带宽（BW）。当忽略Cu时，(5)变得与n无关，可以近似为：
$$
Famp = \frac{i_{inj1}}{i_{sen2}} = \left[ \frac{-Z_{2} + re(hfe + 1)hfe}{Z_2 + Z_1} \right]^{-1} \approx \frac{Z_1 + Z_2}{Z_1}
$$
使用(8)并假设n=1，由于FAEF的调整与模块数量无关，(3)可以表示为：
$$
FAEF \approx \frac{i_{inj2}}{i_{sen1}} \approx \frac{s^{2}k_{sen} k_{inj} N_{sen} N_{inj} L_{inj}}{r_{e} \left( \frac{h_{fe} + 1}{h_{fe}} \right) + sN_{sen} ^{2}L_{inj}}
$$
当满足以下条件时，(9)可以近似为：
$$
FAEF \approx Famp \cdot k_{sen} k_{inj} N_{sen} N_{inj} \approx \frac{Z_1 + Z_2}{Z_1} \cdot \frac{k_{sen} k_{inj}}{N_{sen} N_{inj}}
$$：
$$
|re| \ll \left| sN_{2sen} L_{inj} \left( \frac{1}{F_{amp}} \right) \right| \quad \left| sN_{inj}^{2}L_{inj} \right| \ll \left| sC_{inj} + Z_{L} \right| \quad \left| sk_{inj} k_{sen} \frac{N_{inj}}{N_{sen} L_{inj} F_{amp} \right| \ll \left| Z_1 \right|
$$
假设条件(11)-(13)在CE频率带内得到满足，可以通过调整感应CT和注入CT的匝数以及阻抗Z1和Z2来调整FAEF，使其接近1。

B. 由于高EMI条件导致的性能下降
本研究使用自定义AEF IC的SPICE模型进行了交流(AC)和瞬态仿真。仿真设置与图3(a)所示相同，其中ZLISN设置为25 Ω，反映了LISN侧的CM接收器阻抗。图3(a)中所示电路的元件值在表3中总结。FAEF是通过将iinj2除以isen1得到的，如图4(a)所示；黑线代表AC仿真结果。AEF的元件值基于AC仿真，以确保FAEF的幅度和相位在150 kHz到5 MHz的范围内分别为1和0°。

然而，在高噪声条件下，实际的FAEF可能与通过小信号AC仿真设计的值有所不同。为了观察FAEF的偏差，本研究还应用高幅度正弦电流源进行了瞬态仿真。图4(a)中的蓝色、绿色和红色标记分别对应于通过瞬态仿真得到的FAEF，其中应用的isen1幅度分别为5 mA、30 mA和50 mA。FAEF在200 kHz、400 kHz、800 kHz、2 MHz、4 MHz和8 MHz的频率下提取。图4(b)显示了作为200 kHz时FAEF计算基础的iinj2和isen1的波形。当isen1的幅度为5 mA时，补偿信号iinj2的幅度也为5 mA，显示出良好的噪声消除效果。然而，当isen1增加到50 mA时，补偿信号仅增加到约30 mA，导致FAEF下降了约40%。FAEF幅度的降低是由于放大器的电流增益Famp降低所致，如图4(c)所示[40]。当isen1为5 mA时，vbe的峰峰值摆动为20 mV，但当isen1增加到50 mA时，vbe的峰峰值摆动增加到420 mV。基于图1(c)中测量的裸露CE水平，瞬态仿真将isen1的幅度设置为5 mA到50 mA。如果isen1以5 mA的幅度直接通过LISN到达EMI接收器，且CM接收器的阻抗为25 Ω，则产生的EMI电压水平约为100 dBuV。因此，5 mA或50 mA幅度的isen1可以大致反映有无屏蔽电缆的情况。AEF的噪声衰减（NA）性能参数可以定义为‘VCM,AEFoff / VCM,AEFon’，其中VCM,AEFoff和VCM,AEFon分别表示在未施加12 V直流电源和施加12 V直流电源时AEF处的CM电压[34]。

如图4(d)所示，从AC仿真中提取的FAEF在FAEF接近1的频率范围内具有较大的噪声衰减（NA）值。特别是，NA对相位偏差敏感，在FAEF相位为0°时达到最大值900 kHz。从瞬态仿真中提取的NA也在isen1幅度分别为5 mA、30 mA和50 mA的情况下绘制。正如图4(a)中的FAEF所示，当isen1=5 mA时，NA与AC仿真中的NA相似，但随着isen1的增加，NA显著降低。

通过使用多个模块可以减轻由于噪声电流增加而导致的性能下降。图5显示了1到4个模块的AC仿真得到的FAEF。无论模块数量如何，都使用了表3中列出的元件值，在150 kHz到1 MHz的范围内观察到几乎相同的特性。AEF的最大带宽（BW）对应的共振出现在大约7 MHz处，如(7)所述，随着模块数量的增加，fmax如图5(a)所示而减小。就相位而言，随着模块数量的增加，由于等效re的减小，响应更快地趋近于0°，如图5(b)所示。由于图5中的结果基于不反映性能下降的AC仿真，因此进行了瞬态仿真来根据模块数量评估性能下降，如图6所示。将isen1电流源的幅度设置为100 mA、200 kHz的正弦波，以模拟非常高的噪声条件。无论模块数量如何，isen1保持不变。相比之下，对于1个模块的情况，生成的iinj2小于isen1，无法提供足够的补偿。对于4个模块的情况，iinj2的幅度几乎与isen1的幅度相同，从而提高了补偿的鲁棒性。vbe在770 mV的偏移量周围摆动，随着模块数量的增加，负载被并联分布。因此，对于1个模块，vbe的峰峰值摆动为1 V，而对于4个模块，则降低到0.117 V。图6显示了(a) isen1和iinj2以及(b) vbe摆动波形的瞬态仿真结果。

为了在高噪声条件下减轻性能下降，首先提出的设计解决方案是应用并联的AEF模块。由于CT感测到的电流isen2被并联的AEF IC数量所除，每个放大器IC需要处理的电流量减少了。为了实验演示，本研究为图1(b)中所示的高噪声逆变器馈电电机驱动系统设计了一个EMI滤波器作为测试案例。所设计的EMI滤波器的结构如图7(a)所示。在感测CT和逆变器之间有两个电感分别为2 mH和3 mH的CM choke（CMC1和CMC2），以提供电感而不导致高噪声条件下的磁饱和。逆变器侧的Y电容器增强了阻抗不匹配，进一步降低了CM choke发生磁饱和的风险。然而，无源组件在过滤低频噪声方面效果较差，这在逆变器馈电的电机驱动系统中尤为明显，如图1(d)所示。因此，增加AEF部分对于衰减问题性的低频噪声和实现CE合规性至关重要。如图7(a)中的电路图所示，并联的多个FF-CSCC AEF模块共享感测和注入CT，并且并联连接。图7(b)显示了带有定制放大器IC的所设计的AEF模块。本研究还特别设计了一个印刷电路板（PCB），最多可容纳8个模块，如图7(c)所示。图7(d)中的照片显示了该IC，它使用0.18 μm双极-CMOS-DMOS (BCD)工艺制造。

实验设置中AEF设计的组件值与表3中的相同，除了Linj被减少到40μH以确保AEF的上限频率带宽，并防止在高噪声条件下注入CT的磁通量饱和。因此，本研究将Nsen和Ninj分别调整为1:1和2:12，以保持总电流增益。

可以使用具有专用端口设置的VNA设计FAEF，如图8(a)所示[34]。设计的FAEF以测量阻抗参数Z21与Z22的比率给出，并在图8(b)中为1个、4个和8个模块的情况绘制了图表。每个模块的Z1和Z2使用表3中显示的相同值，即使模块数量增加，也只需要考虑感测和注入CT的匝数比来调整Z1和Z2，从而调整Famp。FAEF的详细频率特性随着模块并联数量的变化而变化，因为放大器的总等效电导re和BJT基极和发射极之间的寄生电容会变化。随着模块数量的增加，BJT的数量也增加，这导致BJT的寄生电容增加，从而降低了带宽。然而，在150 kHz到800 kHz的范围内，所有情况都设计得使得幅度和相位分别接近1和0°。由于FAEF是在小信号条件下提取的，因此模块数量的增加并不意味着放大性能的提高。然而，当高噪声电流而不是小信号注入AEF模块时，电流放大负载分布在多个模块之间。因此，多模块配置不会降低在小信号条件下设计的放大性能。为了比较，还制造了一个额定值相似的无源滤波器，如图9所示。图7(a)中的AEF组件被替换为对应的2.5 mH CM choke（CMC3）和Y电容器。

图10显示了测量得到的CE。通过使用并联的AEF模块，1 MHz以下的高CE噪声得到了有效减少。尽管由于每个模块中的IC寄生电容，NA在1 MHz附近有所下降，但它仍然低于QP限制。在4个和8个模块的情况下，150 kHz到500 kHz频率范围内的最高噪声分别额外减少了6 dB和9.5 dB，与1个模块的情况相比。在高噪声条件下，需要8个模块才能确保CE合规性，并有足够的余量。无源滤波器的性能与8个模块的情况相似，但整个PCB的长度和重量分别比所提出的AEF高出17%和14%。

第四节 AEF设计方法2：在感测阶段应用HPF和PCC

在逆变器馈电的电机驱动系统中，由于基本开关频率低于CE调节带，麻烦的CE噪声主要集中在150 kHz到600 kHz的频率范围内，如图10所示。此外，150 kHz以下的噪声虽然超过了CE限制，但仍可能被AEF IC放大，导致不必要的功耗和AEF性能下降。为了解决这个问题，本节介绍了一种方法，通过在感测阶段应用HPF并结合PCC来阻断此类低频噪声，从而提高性能。

A. 感测阶段提出的HPF和PCC的分析

包含HPF和PCC的感测阶段结构如图11(a)所示。HPF衰减低频信号，而PCC补偿FAEF的相位。进入IC的感测电流由于HPF和PCC的作用变为isen2,filt。AEF模块的等效输入阻抗可以近似为re。在感测阶段插入HPF和PCC后，FAEF不再简单由(9)定义。因此，应该通过考虑HPF和PCC的组成组件来重新推导FAEF。图11(b)中的电路是在图3(a)的基础上添加了LHPF和CPCC与N2senLsen并联，而LPCC和CHPF串联连接。所推导的包含感测滤波器的FAEF使用了(12)和(13)中呈现的近似值，排除了(11)中的假设，即HPF和PCC的存在只影响特定情况。为了详细分析HPF和PCC的效果，FAEF被重新定义为

FAEF = sNsenLsenH(s)Ninj

其中H(s)实际上作为一个频率依赖的re-cancelling项，用于实现FAEF的相位为0°。根据HPF和PCC在感测阶段的存在情况，H(s)可以有三种不同的形式。对于三种感测阶段配置，即“没有任何滤波器”、“只有HPF”和“同时有HPF和PCC”的情况，只有H(s)项在FAEF的表达式(14)中发生变化。在没有感测滤波器的情况下，H(s)变为

H(s)w/ofilter = re + sN2senLsen

为了使FAEF的相位收敛到0°，H(s)的相位必须收敛到90°，因为H(s)出现在分母中，如(14)所示。当高频时，由于re与电感项相比可以忽略不计，(15)中的相位收敛到90°。当仅添加HPF而不添加PCC时，H(s)的计算如下：

H(s)w/HPF = re + 1/sCHPFFamp + sN2senLsen

为了补偿这一点，引入了PCC。当同时插入HPF和PCC时，H(s)的计算如下：

H(s)w/HPF + PCC = re + sLPCC

为了使(16)的相位在相同频率下达到90°，由于HPF引起的相位领先，由于CPCC的存在，(16)变得更加困难。为了补偿这一点，引入了PCC。当同时插入HPF和PCC时，H(s)的计算如下：

H(s)w/HPF + PCC = re + sLPCC + 1/sCHPFFamp + sN2senLsen

为了确定HPF和PCC的组件值，下一小节将讨论详细的设计指南，并通过仿真进行验证。

图11. (a) 提出的感测滤波器的结构；(b) 带有感测滤波器的正摆动路径的等效电路。

B. HPF和PCC的设计指南

图12显示了三种感测阶段配置下FAEF的幅度和相位，这些数据来自AC仿真。除了感测阶段的结构外，仿真设置与图3(a)相同，组件值与表3中列出的相同。LHPF、CHPF、CPCC和LPCC的额外组件值列在表4中。

表4 HPF和PCC的组件值。

图12. 在有感测滤波器的情况下，FAEF的AC仿真结果（a）幅度和（b）相位。

对于“w/HPF”和“w/HPF+PCC”的情况，感测信号中的低频成分被抑制，如图12(a)所示，FAEF的幅度在150 kHz以下的频率下降。此外，在“w/HPF+PCC”的情况下，由于PCC的作用，FAEF的幅度在600 kHz以上的频率也下降。尽管PCC实际上降低了FAEF在600 kHz以上的操作带宽，但它可以在600 kHz以下的频率显著提高FAEF的性能，尤其是在存在高CE噪声成分的情况下。

为了分析HPF和PCC的效果和设计指南，首先需要推导进入IC的电流与感测电流的比率，即isen2,filt /isen2 :

isen2,filt = sLHPFs2reLHPFCPCC + sLHPF

如果设计HPF和CPCC在150 kHz以下的低频范围内可以忽略，可以将(18)近似为二阶HPF传输函数：

isen2,filt ≈ sLHPF / (sCHPF + r_e)

(19)

(19)的幅度可能在LHPF和CPFF的共振频率处达到峰值，这会导致isen2,filt在共振频率处的不期望放大。峰值由品质因数Q给出：

Q = 1 / (reLHPF / CHPF)

为了避免不期望的放大，Q的值应该小于1。然而，Q的值也不能太小，因为HPF的3 dB截止频率fcutoff会随着Q的减小而增加。考虑到fcutoff和Q，Q的合适范围是0.5$$f_{cutoff} \approx \frac {0.7}{2\pi \sqrt {l_{hpf} c_{hpf}}}\cdot \frac {1}{q} \tag {21}$$
本文使用表达式(20)和(21)来进行高通滤波器(hpf)的设计。从spice模型库中提取的aef集成电路(iaef ic)的静电容量(re)的值为3.7 ω。fcutoff和q的目标值分别为17.5 khz和0.66，根据表达式(20)和(21)计算得到的cpf(电容滤波器)和lhpf(低通滤波器)的成分值如表4所示。hpf可以抑制ce频率范围以下的低频成分，但它也会将faef的相位向前移动，如图12(b)所示。也就是说，在faef接近1的频率范围内，faef的相位变得大于0°，这会降低aef的ce衰减性能。如图12(b)所示，加入pcc(毫米波耦合电容)有助于补偿由于hpf导致的faef相位超前。将cpcc与lhpf并联使用有助于延迟faef在其并联谐振频率附近的相位，并提高aef的ce衰减性能。图12(b)中设计的案例使得cpcc和lhpf的并联谐振频率fpcc约为220 khz，适用于150 khz到300 khz的主要ce衰减带。然而，当频率超过fcutoff和fpcc时，表达式
$$\frac {i_{sen2,filt}}{i_{sen2}}\approx \frac {1}{1+s\cdot r_{e} \cdot c_{pcc}}$$
表示一阶低通滤波器(lpf)的传递函数。因此，即使cpcc实现了相位补偿，aef的操作带宽(bw)也会降低。仅使用cpcc可能不足以补偿faef的相位超前。进一步加入lpcc有助于延迟faef的相位，如表达式(17)所示。lpcc不会减少aef的操作带宽，但确实需要重新调整faef的幅度。与其他组件lhpf、chpf和cpcc不同，lpcc对aef在主要ce衰减范围内的表达式有直接影响。图11(b)中考虑了lpcc的faef是通过将表达式(11)到(13)中的近似值应用得到的：
$$f_{aef} \approx f_{amp} \frac {k_{sen} k_{inj}}{\frac {l_{pcc} n_{inj} }{n_{sen} l_{sen}}+n_{sen} n_{inj}}$$
由于lpcc的存在，famp所需的增加取决于感应变压器和注入变压器的匝数比。因此，为了在包含lpcc时保持faef的幅度为1，适当调整了z1和z2。可以通过简单地增加z2来增加famp；然而，过大的lpcc可能导致famp显著上升，从而在实践中引起调谐不准确。因此，最好设计lpcc，使其导致的famp增加保持在50%以内，并且设计lpcc使其幅度在n2senlsen的45%以内。图12(b)展示了所提出的hpf和pcc在过滤和补偿faef相位方面的效果。在‘w/hpf+pcc’的情况下，‘w/hpf’情况下的超前相位分别在200 khz和300 khz时得到了8°和11°的补偿。然而，超出fpcc后，‘w/hpf+pcc’情况下的faef相位缓慢收敛至180°，且高端带宽(bw)减少到约2 mhz。对于高噪声逆变器驱动的应用，这种高端带宽的减少实际上是可接受的，因为噪声主要集中于1 mhz以下，如图10所示，而pcc旨在将性能集中在150 khz到600 khz的范围内。基于设计的hpf和pcc，本研究还进行了瞬态仿真。仿真原理图设置如图3(a)所示，但是使用了频率为10 khz的正弦电流源和从200 khz到1 mhz每隔100 khz的九个更高频率的并行求和。10 khz的源旨在模拟ce频带以下的大范围低频噪声，而从200 khz到1 mhz的九个源用于评估ce频带内的aef性能。10 khz电流源的幅度基于图1(d)中时间域波形中观察到的显著10 khz成分的均方根(rms)值近似为100 ma。从200 khz到1 mhz的电流源以3 ma的幅度施加，以观察ce频带以下的低频噪声如何导致ce频带内的aef性能下降。图13(a)显示了isen2,filt的瞬态仿真结果。在‘w/hpf’和‘w/hpf+pcc’的情况下，与‘w/o filter’情况相比，低频电流幅度减少了68%。‘w/hpf+pcc’的情况显示出略低的值，因为lpcc的存在导致isen2减小。然后，瞬态仿真提供了emi接收器处的cm电压波形和频谱，以及图13(b)中作为标记的200 khz到1 mhz每个频率成分的aef的na(噪声吸收)。直接从ac扫描仿真获得的na曲线也以实线绘制在一起，其中‘w/o filter’情况的线已经在图4(d)中显示。对于‘w/o filter’，由于10 khz信号较大，从瞬态仿真中提取的na没有达到ac仿真的na，表明性能下降。在感应阶段没有hpf的情况下，高10 khz信号会导致较大的vbe摆动和aef电流增益的减小，如图4中解释的那样。相比之下，对于‘w/hpf’和‘w/hpf+pcc’的情况，瞬态结果与ac仿真非常吻合，这表明在hpf抑制了10 khz成分后，aef性能没有下降。图13。(a)是isen2,filt的瞬态仿真结果，(b)是aef的噪声衰减。在‘w/hpf’情况下，虽然没有性能下降，但由于hpf的影响，faef的相位变得超前，导致na较差，如图12(b)所预测的。然而，‘w/hpf+pcc’情况在400 khz以下实现了最高的na，在300 khz时最大增加了11 db，与其他情况相比。这是因为hpf和pcc同时抑制了不必要的低频信号并补偿了相位。在这项工作中，选择了第一阶lc结构作为hpf，而不是更高阶的结构，因为使用单级就可以实现足够的衰减，即使使用多级hpf，如果截止频率设计相同，faef的相位特性也不会改善。图14展示了hpf和pcc的设计流程图。步骤1根据(10)确定感应和注入ct的规格。步骤2使用(20)和(21)根据目标fcutoff确定hpf中的lhpf和chpf。由于高fcutoff值可能导致过度的相位超前并降低性能，因此推荐的fcutoff范围是在10 khz到50 khz之间，这是在pcc可以提供足够补偿的范围内。步骤3确定cpcc，将fpcc设置在150 khz到300khz附近，以集中ce调节的低频范围性能。如果需要，步骤4可以添加lpcc，其值在n2senlsen的45%以内。最后，在步骤5中，根据(23)中添加的lpcc，应通过增加z2来重新调整famp。图14. hpf和pcc的设计流程图。c. 所提出的hpf和pcc的实验验证本研究制作了一个带有hpf和pcc的紧凑型感应滤波器pcb，并将其添加到aef模块的感应部分进行实验验证，如图15所示。它使用表面贴装器件(smd)实现了chpf、lhpf和cpcc；它们的值如表4所示。对于lpcc，使用了具有低等效串联电阻(esr)的鼓形芯电感器来实现3.3 μh，作为n2senlsen的45%。通过增加z2来调整放大器的famp。也测试了仅使用hpf而不使用pcc的配置，但由于其na性能较差，如图13(b)中的瞬态仿真结果所示，因此这里没有显示。图15. 在aef模块的感应部分添加的所提出的感应滤波器的结构。从vna测量中提取的faef的幅度和相位如图16所示。如图16(a)所示，无论模块数量或感应滤波器的存在如何，faef的幅度都调谐接近1。在‘w/hpf+pcc’的情况下，与‘w/o filter’情况相比，faef的幅度在大约45 khz时减少了约7 db，并且在2 mhz以上也减少了，如图16(a)所示，这与图12(a)中的仿真结果相同。在‘w/hpf+pcc’情况下，faef的相位在150 khz到500 khz的目标补偿带内更快地收敛至0°，如图16(b)所示；这是因为fpcc被设计为220 khz，这与图12(b)中的仿真结果一致。图16. faef的(a)幅度和(b)从测量中提取的相位。图17(a)显示了isen2,filt电流的测量波形和频率谱。‘w/hpf+pcc’情况在时间域峰值处的减少为28%，并且还显示了频谱图中谐波峰值的减少。图17(b)中的ce测量进一步验证了所提出配置的有效性。‘w/o filter’情况下的1、4或8个模块的图表与图10中的相同，而‘w/hpf+pcc’情况下的1或4个模块的新图表也被引入。在没有滤波器的情况下，需要8个模块来满足ce调节限制。相比之下，当应用所提出的hpf和pcc时，只需要4个模块，这表明所提出的方法减少了四个aef模块。图8 mhz处的高峰是由多个模块之间的互连迹线电感引起的共振产生的，它可能会根据配置而变化。在这种情况下，幅度保持在ce限制以下，并且可以通过在注入ct上添加并联电容器来减轻超过ce限制的值。图17. 测量的(a)isen2,filt和(b)有无感应滤波器的ce。尽管在3 mhz处的ce噪声增加，可能是由于hpf和pcc的寄生成分，但ce合规性仍然满足，可以认为是可接受的。考虑到逆变器驱动电机中的噪声成分，该配置在500 khz以下的最关键频率范围内实现了强大的emi抑制，这通常需要高cm阻抗或多个cm扼流圈。考虑到一个aef模块消耗0.42 w，所提出的hpf和pcc将功耗减少了大约50%。由于图15中显示的lc网络可以替换图7(b)中显示的四个模块，因此尺寸也可以减小。因此，所提出的hpf和pcc的实现使得emi滤波器设计非常高效。d. 泄漏电流的测量为了验证带有hpf和pcc的所提出的afef的安全性，还测量了泄漏电流到地面。单相电力系统的泄漏电流测量设置如iec60990中定义的，如图18(a) [44]所示。测量网络插入在a端子和b端子之间。 $$f_{cutoff} \approx \frac {0.7}{2\pi \sqrt {l_{hpf} c_{hpf}}}\cdot \frac {1}{q} \tag {21}$$ 本文使用表达式(20)和(21)来进行高通滤波器(hpf)的设计。从spice模型库中提取的aef集成电路(iaef ic)的静电容量(re)的值为3.7 ω。fcutoff和q的目标值分别为17.5 khz和0.66，根据表达式(20)和(21)计算得到的cpf(电容滤波器)和lhpf(低通滤波器)的成分值如表4所示。hpf可以抑制ce频率范围以下的低频成分，但它也会将faef的相位向前移动，如图12(b)所示。也就是说，在faef接近1的频率范围内，faef的相位变得大于0°，这会降低aef的ce衰减性能。如图12(b)所示，加入pcc(毫米波耦合电容)有助于补偿由于hpf导致的faef相位超前。将cpcc与lhpf并联使用有助于延迟faef在其并联谐振频率附近的相位，并提高aef的ce衰减性能。图12(b)中设计的案例使得cpcc和lhpf的并联谐振频率fpcc约为220 khz，适用于150 khz到300 khz的主要ce衰减带。然而，当频率超过fcutoff和fpcc时，表达式 $$\frac {i_{sen2,filt}}{i_{sen2}}\approx \frac {1}{1+s\cdot r_{e} \cdot c_{pcc}}$$ 表示一阶低通滤波器(lpf)的传递函数。因此，即使cpcc实现了相位补偿，aef的操作带宽(bw)也会降低。仅使用cpcc可能不足以补偿faef的相位超前。进一步加入lpcc有助于延迟faef的相位，如表达式(17)所示。lpcc不会减少aef的操作带宽，但确实需要重新调整faef的幅度。与其他组件lhpf、chpf和cpcc不同，lpcc对aef在主要ce衰减范围内的表达式有直接影响。图11(b)中考虑了lpcc的faef是通过将表达式(11)到(13)中的近似值应用得到的： $$f_{aef} \approx f_{amp} \frac {k_{sen} k_{inj}}{\frac {l_{pcc} n_{inj} }{n_{sen} l_{sen}}+n_{sen} n_{inj}}$$ 由于lpcc的存在，famp所需的增加取决于感应变压器和注入变压器的匝数比。因此，为了在包含lpcc时保持faef的幅度为1，适当调整了z1和z2。可以通过简单地增加z2来增加famp；然而，过大的lpcc可能导致famp显著上升，从而在实践中引起调谐不准确。因此，最好设计lpcc，使其导致的famp增加保持在50%以内，并且设计lpcc使其幅度在n2senlsen的45%以内。图12(b)展示了所提出的hpf和pcc在过滤和补偿faef相位方面的效果。在‘w hpf+pcc’的情况下，‘w hpf’情况下的超前相位分别在200 khz和300 khz时得到了8°和11°的补偿。然而，超出fpcc后，‘w hpf+pcc’情况下的faef相位缓慢收敛至180°，且高端带宽(bw)减少到约2 mhz。对于高噪声逆变器驱动的应用，这种高端带宽的减少实际上是可接受的，因为噪声主要集中于1 mhz以下，如图10所示，而pcc旨在将性能集中在150 khz到600 khz的范围内。基于设计的hpf和pcc，本研究还进行了瞬态仿真。仿真原理图设置如图3(a)所示，但是使用了频率为10 khz的正弦电流源和从200 khz到1 mhz每隔100 khz的九个更高频率的并行求和。10 khz的源旨在模拟ce频带以下的大范围低频噪声，而从200 khz到1 mhz的九个源用于评估ce频带内的aef性能。10 khz电流源的幅度基于图1(d)中时间域波形中观察到的显著10 khz成分的均方根(rms)值近似为100 ma。从200 khz到1 mhz的电流源以3 ma的幅度施加，以观察ce频带以下的低频噪声如何导致ce频带内的aef性能下降。图13(a)显示了isen2,filt的瞬态仿真结果。在‘w hpf’和‘w hpf+pcc’的情况下，与‘w o filter’情况相比，低频电流幅度减少了68%。‘w hpf+pcc’的情况显示出略低的值，因为lpcc的存在导致isen2减小。然后，瞬态仿真提供了emi接收器处的cm电压波形和频谱，以及图13(b)中作为标记的200 khz到1 mhz每个频率成分的aef的na(噪声吸收)。直接从ac扫描仿真获得的na曲线也以实线绘制在一起，其中‘w o filter’情况的线已经在图4(d)中显示。对于‘w o filter’，由于10 khz信号较大，从瞬态仿真中提取的na没有达到ac仿真的na，表明性能下降。在感应阶段没有hpf的情况下，高10 khz信号会导致较大的vbe摆动和aef电流增益的减小，如图4中解释的那样。相比之下，对于‘w hpf’和‘w hpf+pcc’的情况，瞬态结果与ac仿真非常吻合，这表明在hpf抑制了10 khz成分后，aef性能没有下降。图13。(a)是isen2,filt的瞬态仿真结果，(b)是aef的噪声衰减。在‘w hpf’情况下，虽然没有性能下降，但由于hpf的影响，faef的相位变得超前，导致na较差，如图12(b)所预测的。然而，‘w hpf+pcc’情况在400 khz以下实现了最高的na，在300 khz时最大增加了11 db，与其他情况相比。这是因为hpf和pcc同时抑制了不必要的低频信号并补偿了相位。在这项工作中，选择了第一阶lc结构作为hpf，而不是更高阶的结构，因为使用单级就可以实现足够的衰减，即使使用多级hpf，如果截止频率设计相同，faef的相位特性也不会改善。图14展示了hpf和pcc的设计流程图。步骤1根据(10)确定感应和注入ct的规格。步骤2使用(20)和(21)根据目标fcutoff确定hpf中的lhpf和chpf。由于高fcutoff值可能导致过度的相位超前并降低性能，因此推荐的fcutoff范围是在10 khz到50 khz之间，这是在pcc可以提供足够补偿的范围内。步骤3确定cpcc，将fpcc设置在150 khz到300khz附近，以集中ce调节的低频范围性能。如果需要，步骤4可以添加lpcc，其值在n2senlsen的45%以内。最后，在步骤5中，根据(23)中添加的lpcc，应通过增加z2来重新调整famp。图14. hpf和pcc的设计流程图。c. 所提出的hpf和pcc的实验验证本研究制作了一个带有hpf和pcc的紧凑型感应滤波器pcb，并将其添加到aef模块的感应部分进行实验验证，如图15所示。它使用表面贴装器件(smd)实现了chpf、lhpf和cpcc；它们的值如表4所示。对于lpcc，使用了具有低等效串联电阻(esr)的鼓形芯电感器来实现3.3 μh，作为n2senlsen的45%。通过增加z2来调整放大器的famp。也测试了仅使用hpf而不使用pcc的配置，但由于其na性能较差，如图13(b)中的瞬态仿真结果所示，因此这里没有显示。图15. 在aef模块的感应部分添加的所提出的感应滤波器的结构。从vna测量中提取的faef的幅度和相位如图16所示。如图16(a)所示，无论模块数量或感应滤波器的存在如何，faef的幅度都调谐接近1。在‘w hpf+pcc’的情况下，与‘w o filter’情况相比，faef的幅度在大约45 khz时减少了约7 db，并且在2 mhz以上也减少了，如图16(a)所示，这与图12(a)中的仿真结果相同。在‘w hpf+pcc’情况下，faef的相位在150 khz到500 khz的目标补偿带内更快地收敛至0°，如图16(b)所示；这是因为fpcc被设计为220 khz，这与图12(b)中的仿真结果一致。图16. faef的(a)幅度和(b)从测量中提取的相位。图17(a)显示了isen2,filt电流的测量波形和频率谱。‘w hpf+pcc’情况在时间域峰值处的减少为28%，并且还显示了频谱图中谐波峰值的减少。图17(b)中的ce测量进一步验证了所提出配置的有效性。‘w o filter’情况下的1、4或8个模块的图表与图10中的相同，而‘w hpf+pcc’情况下的1或4个模块的新图表也被引入。在没有滤波器的情况下，需要8个模块来满足ce调节限制。相比之下，当应用所提出的hpf和pcc时，只需要4个模块，这表明所提出的方法减少了四个aef模块。图8 mhz处的高峰是由多个模块之间的互连迹线电感引起的共振产生的，它可能会根据配置而变化。在这种情况下，幅度保持在ce限制以下，并且可以通过在注入ct上添加并联电容器来减轻超过ce限制的值。图17. 测量的(a)isen2,filt和(b)有无感应滤波器的ce。尽管在3 mhz处的ce噪声增加，可能是由于hpf和pcc的寄生成分，但ce合规性仍然满足，可以认为是可接受的。考虑到逆变器驱动电机中的噪声成分，该配置在500 khz以下的最关键频率范围内实现了强大的emi抑制，这通常需要高cm阻抗或多个cm扼流圈。考虑到一个aef模块消耗0.42 w，所提出的hpf和pcc将功耗减少了大约50%。由于图15中显示的lc网络可以替换图7(b)中显示的四个模块，因此尺寸也可以减小。因此，所提出的hpf和pcc的实现使得emi滤波器设计非常高效。d. 泄漏电流的测量为了验证带有hpf和pcc的所提出的afef的安全性，还测量了泄漏电流到地面。单相电力系统的泄漏电流测量设置如iec60990中定义的，如图18(a)>$$f_{cutoff} \approx \frac {0.7}{2\pi \sqrt {l_{hpf} c_{hpf}}}\cdot \frac {1}{q} \tag {21}$$
本文使用表达式(20)和(21)来进行高通滤波器(hpf)的设计。从spice模型库中提取的aef集成电路(iaef ic)的静电容量(re)的值为3.7 ω。fcutoff和q的目标值分别为17.5 khz和0.66，根据表达式(20)和(21)计算得到的cpf(电容滤波器)和lhpf(低通滤波器)的成分值如表4所示。hpf可以抑制ce频率范围以下的低频成分，但它也会将faef的相位向前移动，如图12(b)所示。也就是说，在faef接近1的频率范围内，faef的相位变得大于0°，这会降低aef的ce衰减性能。如图12(b)所示，加入pcc(毫米波耦合电容)有助于补偿由于hpf导致的faef相位超前。将cpcc与lhpf并联使用有助于延迟faef在其并联谐振频率附近的相位，并提高aef的ce衰减性能。图12(b)中设计的案例使得cpcc和lhpf的并联谐振频率fpcc约为220 khz，适用于150 khz到300 khz的主要ce衰减带。然而，当频率超过fcutoff和fpcc时，表达式
$$\frac {i_{sen2,filt}}{i_{sen2}}\approx \frac {1}{1+s\cdot r_{e} \cdot c_{pcc}}$$
表示一阶低通滤波器(lpf)的传递函数。因此，即使cpcc实现了相位补偿，aef的操作带宽(bw)也会降低。仅使用cpcc可能不足以补偿faef的相位超前。进一步加入lpcc有助于延迟faef的相位，如表达式(17)所示。lpcc不会减少aef的操作带宽，但确实需要重新调整faef的幅度。与其他组件lhpf、chpf和cpcc不同，lpcc对aef在主要ce衰减范围内的表达式有直接影响。图11(b)中考虑了lpcc的faef是通过将表达式(11)到(13)中的近似值应用得到的：
$$f_{aef} \approx f_{amp} \frac {k_{sen} k_{inj}}{\frac {l_{pcc} n_{inj} }{n_{sen} l_{sen}}+n_{sen} n_{inj}}$$
由于lpcc的存在，famp所需的增加取决于感应变压器和注入变压器的匝数比。因此，为了在包含lpcc时保持faef的幅度为1，适当调整了z1和z2。可以通过简单地增加z2来增加famp；然而，过大的lpcc可能导致famp显著上升，从而在实践中引起调谐不准确。因此，最好设计lpcc，使其导致的famp增加保持在50%以内，并且设计lpcc使其幅度在n2senlsen的45%以内。图12(b)展示了所提出的hpf和pcc在过滤和补偿faef相位方面的效果。在‘w/hpf+pcc’的情况下，‘w/hpf’情况下的超前相位分别在200 khz和300 khz时得到了8°和11°的补偿。然而，超出fpcc后，‘w/hpf+pcc’情况下的faef相位缓慢收敛至180°，且高端带宽(bw)减少到约2 mhz。对于高噪声逆变器驱动的应用，这种高端带宽的减少实际上是可接受的，因为噪声主要集中于1 mhz以下，如图10所示，而pcc旨在将性能集中在150 khz到600 khz的范围内。基于设计的hpf和pcc，本研究还进行了瞬态仿真。仿真原理图设置如图3(a)所示，但是使用了频率为10 khz的正弦电流源和从200 khz到1 mhz每隔100 khz的九个更高频率的并行求和。10 khz的源旨在模拟ce频带以下的大范围低频噪声，而从200 khz到1 mhz的九个源用于评估ce频带内的aef性能。10 khz电流源的幅度基于图1(d)中时间域波形中观察到的显著10 khz成分的均方根(rms)值近似为100 ma。从200 khz到1 mhz的电流源以3 ma的幅度施加，以观察ce频带以下的低频噪声如何导致ce频带内的aef性能下降。图13(a)显示了isen2,filt的瞬态仿真结果。在‘w/hpf’和‘w/hpf+pcc’的情况下，与‘w/o filter’情况相比，低频电流幅度减少了68%。‘w/hpf+pcc’的情况显示出略低的值，因为lpcc的存在导致isen2减小。然后，瞬态仿真提供了emi接收器处的cm电压波形和频谱，以及图13(b)中作为标记的200 khz到1 mhz每个频率成分的aef的na(噪声吸收)。直接从ac扫描仿真获得的na曲线也以实线绘制在一起，其中‘w/o filter’情况的线已经在图4(d)中显示。对于‘w/o filter’，由于10 khz信号较大，从瞬态仿真中提取的na没有达到ac仿真的na，表明性能下降。在感应阶段没有hpf的情况下，高10 khz信号会导致较大的vbe摆动和aef电流增益的减小，如图4中解释的那样。相比之下，对于‘w/hpf’和‘w/hpf+pcc’的情况，瞬态结果与ac仿真非常吻合，这表明在hpf抑制了10 khz成分后，aef性能没有下降。图13。(a)是isen2,filt的瞬态仿真结果，(b)是aef的噪声衰减。在‘w/hpf’情况下，虽然没有性能下降，但由于hpf的影响，faef的相位变得超前，导致na较差，如图12(b)所预测的。然而，‘w/hpf+pcc’情况在400 khz以下实现了最高的na，在300 khz时最大增加了11 db，与其他情况相比。这是因为hpf和pcc同时抑制了不必要的低频信号并补偿了相位。在这项工作中，选择了第一阶lc结构作为hpf，而不是更高阶的结构，因为使用单级就可以实现足够的衰减，即使使用多级hpf，如果截止频率设计相同，faef的相位特性也不会改善。图14展示了hpf和pcc的设计流程图。步骤1根据(10)确定感应和注入ct的规格。步骤2使用(20)和(21)根据目标fcutoff确定hpf中的lhpf和chpf。由于高fcutoff值可能导致过度的相位超前并降低性能，因此推荐的fcutoff范围是在10 khz到50 khz之间，这是在pcc可以提供足够补偿的范围内。步骤3确定cpcc，将fpcc设置在150 khz到300khz附近，以集中ce调节的低频范围性能。如果需要，步骤4可以添加lpcc，其值在n2senlsen的45%以内。最后，在步骤5中，根据(23)中添加的lpcc，应通过增加z2来重新调整famp。图14. hpf和pcc的设计流程图。c. 所提出的hpf和pcc的实验验证本研究制作了一个带有hpf和pcc的紧凑型感应滤波器pcb，并将其添加到aef模块的感应部分进行实验验证，如图15所示。它使用表面贴装器件(smd)实现了chpf、lhpf和cpcc；它们的值如表4所示。对于lpcc，使用了具有低等效串联电阻(esr)的鼓形芯电感器来实现3.3 μh，作为n2senlsen的45%。通过增加z2来调整放大器的famp。也测试了仅使用hpf而不使用pcc的配置，但由于其na性能较差，如图13(b)中的瞬态仿真结果所示，因此这里没有显示。图15. 在aef模块的感应部分添加的所提出的感应滤波器的结构。从vna测量中提取的faef的幅度和相位如图16所示。如图16(a)所示，无论模块数量或感应滤波器的存在如何，faef的幅度都调谐接近1。在‘w/hpf+pcc’的情况下，与‘w/o filter’情况相比，faef的幅度在大约45 khz时减少了约7 db，并且在2 mhz以上也减少了，如图16(a)所示，这与图12(a)中的仿真结果相同。在‘w/hpf+pcc’情况下，faef的相位在150 khz到500 khz的目标补偿带内更快地收敛至0°，如图16(b)所示；这是因为fpcc被设计为220 khz，这与图12(b)中的仿真结果一致。图16. faef的(a)幅度和(b)从测量中提取的相位。图17(a)显示了isen2,filt电流的测量波形和频率谱。‘w/hpf+pcc’情况在时间域峰值处的减少为28%，并且还显示了频谱图中谐波峰值的减少。图17(b)中的ce测量进一步验证了所提出配置的有效性。‘w/o filter’情况下的1、4或8个模块的图表与图10中的相同，而‘w/hpf+pcc’情况下的1或4个模块的新图表也被引入。在没有滤波器的情况下，需要8个模块来满足ce调节限制。相比之下，当应用所提出的hpf和pcc时，只需要4个模块，这表明所提出的方法减少了四个aef模块。图8 mhz处的高峰是由多个模块之间的互连迹线电感引起的共振产生的，它可能会根据配置而变化。在这种情况下，幅度保持在ce限制以下，并且可以通过在注入ct上添加并联电容器来减轻超过ce限制的值。图17. 测量的(a)isen2,filt和(b)有无感应滤波器的ce。尽管在3 mhz处的ce噪声增加，可能是由于hpf和pcc的寄生成分，但ce合规性仍然满足，可以认为是可接受的。考虑到逆变器驱动电机中的噪声成分，该配置在500 khz以下的最关键频率范围内实现了强大的emi抑制，这通常需要高cm阻抗或多个cm扼流圈。考虑到一个aef模块消耗0.42 w，所提出的hpf和pcc将功耗减少了大约50%。由于图15中显示的lc网络可以替换图7(b)中显示的四个模块，因此尺寸也可以减小。因此，所提出的hpf和pcc的实现使得emi滤波器设计非常高效。d. 泄漏电流的测量为了验证带有hpf和pcc的所提出的afef的安全性，还测量了泄漏电流到地面。单相电力系统的泄漏电流测量设置如iec60990中定义的，如图18(a) [44]所示。测量网络插入在a端子和b端子之间。>由于释放测量条件对AFE（前置电流感测电流补偿装置）施加了最恶劣情况下的泄漏电流，本文采用了释放测量网络。释放测量网络的电路模型如图18(b)所示。然后，将U除以500得到考虑频率依赖性的人体泄漏电流，并使用一秒钟内的RMS（有效值）作为测量结果。图18：(a) 单相电力系统中泄漏电流测量装置的示意图；(b) 使用VNA（矢量网络分析仪）测量“释放”极限及传输阻抗的测量网络（Rs=1.5 kΩ，RB=500Ω，R2=10 kΩ，R3=20 kΩ，Cs=0.22 μF，C2=6.2 nF，C3=9.1 nF）。图19(a) 显示了泄漏电流的测量波形，其中当AFE关闭、使用8个模块和使用4个模块时，泄漏电流的RMS值分别为454 μA、446 μA和455 μA。通过FFT（快速傅里叶变换）获得的它们的频谱也显示在图19(b)中。与来源于共模噪声（CE）和逆变器开关谐波的成分相比，60 Hz成分占主导地位。对于AFE关闭情况、8个模块情况以及4个模块情况，测量得到的泄漏电流几乎相同，因为所提出的AFE不会在1 kHz以下的低频率下工作，泄漏电流主要由固定的无源Y电容决定，无论AFE的工作状态、模块数量或传感滤波器配置如何。在所有情况下，泄漏电流均低于1 mA，表明所提出的AFE对人体使用是安全的。图19：(a) 泄漏电流的测量波形；(b) FFT结果。

**第五节 结论**

本文提出了一种在高噪声环境下用于前馈电流感测电流补偿（FF-CSCC）AFE的有效设计指南。提出的多个AFE模块的并行化方法能够有效抑制噪声，支持多达8个模块的使用，而不会引入稳定性问题或需要额外的调整。并行化方法在应对电机与逆变器之间屏蔽电缆引起的突然噪声增加时尤其有效。然而，在逆变器供电的电机驱动系统中，主要的电磁干扰（EMI）通常集中在1 MHz以下频率范围内。在这样的情况下，实验验证了所提出的传感滤波器结构（包含高通滤波器HPF和相位补偿电路PCC）显著减少了满足CE合规性所需的AFE模块数量。本文还详细分析了FAEF（感测电流与注入电流的比率），研究了受传感滤波器配置影响的FAEF相位对噪声衰减（NA）性能的影响。此外，还为HPF和相位补偿电路（PCC）提供了定量的设计指南。尽管PCC提供了有效的相位补偿，但它也会减少AFE的带宽（BW）。在电机驱动系统中，这种权衡是可以接受的，因为电磁干扰主要集中的频率较低，宽带宽并不关键。即使屏蔽电缆长度增加从而进一步增加了低频噪声，或者开关频率发生变化，也可以通过调整传感滤波器的fcutoff和fPCC来使所提出的AFE设计方法仍然适用。因此，该方法为实际低频高噪声应用中改善电磁干扰抑制性能提供了一种紧凑、稳定且成本效益高的解决方案。