PigMap2：一种基于物理信息引导的技术映射框架

《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》：PigMap2: A Physical Information-Guided Technology Mapping Framework

针对VLSI设计前后端分离导致的效率问题，提出PigMap2框架，通过中间表示布局整合物理信息，利用布线长度和拥挤度指标优化技术映射，在EPFL和IWLS’05基准测试中分别实现13.4%和23%的PPA/WNS提升，同时降低34%功耗。

　　

摘要：

典型的非常大规模集成（VLSI）设计流程分为前端逻辑综合和后端物理设计两个阶段。这种分离通常需要在这些阶段之间进行耗时的迭代，以在性能、功耗和面积等指标上达成平衡，而这些指标依赖于具有物理意识的综合方法。现有方法在两个关键领域面临重大挑战：首先，如何利用来自物理指标的反馈来优化综合操作；其次，如何建立能够连接逻辑综合和物理设计之间的综合指标。为了解决这些限制，本文介绍了PigMap2，这是一种新颖的技术映射框架，旨在通过中间表示（IR）布局将物理信息集成到逻辑综合中。PigMap2利用从布局中获得的线长和拥塞指标来指导技术映射，生成适合物理设计的网表。其主要贡献包括一种快速的IR布局算法、具有物理意识的指标以及一种新颖的映射算法。我们使用EPFL基准测试套件和IWLS’05基准测试套件（采用ASAP7技术，并使用OpenROAD工具进行布局布线）来评估我们的框架。与OpenROAD的流程脚本相比，PigMap2在整体性能功耗面积（PPA）方面实现了13.4%的提升，并且在EPFL基准测试中的性能提升幅度超过了之前的最佳映射方案PigMap 3.6%。与Yosys在IWLS’05基准测试套件中的默认映射流程相比，PigMap2在无线延迟（WNS）方面提高了23%，在功耗方面提高了34%，同时保持了面积的一致性。

引言

非常大规模集成（VLSI）设计的固有复杂性传统上要求将电子设计自动化（EDA）流程划分为离散的阶段。然而，半导体技术的不断进步（表现为晶体管密度的增加和栅极尺寸的减小）加剧了电路互连的影响。这种互连影响的增强降低了传统离散阶段方法的有效性，特别是因为传统的综合流程通常将电路建模为抽象的逻辑网络，忽略了互连的显著影响。因此，在设计过程的早期就错过了优化时序、可布线和功耗的机会。这种疏忽迫使设计师进行漫长且低效的综合-布局-布线迭代，以满足所需的性能目标。为了解决这一关键限制，EDA行业采用了“提前考虑”策略，旨在通过在早期设计阶段主动考虑潜在的后期问题（如布局布线挑战）来加速设计周期并提高性能[1]。