通过InP与SiC基板之间的嵌入式3D金属互连技术实现射频（RF）应用

《Materials Science in Semiconductor Processing》：Through-InP-via-embedded 3D metal interconnection technology between InP and SiC substrates for RF application

本文提出了一种基于through-InP-via（TIV）技术的低成本三维异质集成方案，通过Au-Sn共晶键合和光刻定义的低温介质层优化，实现了InP与SiC的垂直信号互连。测试表明1毫米长的共平面波导（CPW）在30GHz时插入损耗仅为1.21dB/mm，验证了该技术对毫米波射频模块的可行性。

　　

Jonghyun Song|Minsik Park|Hyoungho Ko|Jongwon Lee

韩国大田忠南国立大学电子工程系，34134

摘要

InP和SiC基板的三维（3D）异构集成是一种实现高性能射频（RF）和毫米波（mmW）系统的有前景的技术。在这项工作中，我们展示了一个基于InP到SiC的稳健的穿透InP通孔（TIV）嵌入式3D集成平台，该平台能够实现信号直接垂直传输到最顶层表面。与以往仅限于横向信号提取的研究不同，本研究使用基于标准微制造设备的低成本工艺成功实现了垂直互连。为了解决传统焊料键合过程中观察到的热预算不匹配问题，我们采用了Au-Sn共晶键合技术进行了工艺优化。在上层InP层从630微米减薄到5微米以形成TIV后，我们应用了低温光定义电介质，有效消除了分层问题。随后，通过选择性湿法蚀刻和电镀工艺在TIV孔中填充了金属。集成到该结构中的共面波导（CPW）在30 GHz时表现出1.21 dB/mm的优良插入损耗。这一结果证明了从TIV嵌入的InP到SiC堆栈的顶层焊盘直接测量的RF特性的实验验证，证实了其在下一代mmW模块中的潜力。

引言

由于InP具有低噪声系数和出色的RF性能（这得益于其高电子迁移率），它被广泛用于高频前端模块[1,2]。此外，InP还利用其良好的热导率和成熟的工艺技术，便于制造稳定、高性能的器件，如高电子迁移率晶体管（HEMTs）和异质结双极晶体管（HBTs）[3,4]。通过使用各种化合物半导体（如InGaAs和InAlAs），InP还能灵活地设计能带结构。这些特性使InP成为实现高速、高灵敏度RF电路和光电子器件的主导平台[[5], [6], [7]]。

相比之下，GaN具有3.4 eV的宽禁带能量，这对其在高功率RF器件操作中具有优势。GaN-on-SiC HEMT架构可以实现非常高的输出功率密度，通常超过5–10 W/mm，从而实现传统基于GaAs或InP的器件难以达到的功率性能水平[8]。此外，生长在具有高热导率基板（如SiC）上的GaN结构可以有效散发高功率操作过程中产生的热量，从而提高器件和系统的可靠性。因此，这些集成结构已成为雷达发射机、5G基站和高功率功率放大器（PAs）中的标准技术[9]。

最近，由于这些互补的优势，异构集成技术越来越受到需求，以将低噪声、高频和高功率RF系统整合到一个模块中。因此，已经广泛报道了使用微凸点键合或InP与Si[10,11]、InP与GaN[2]以及InP与SiC[12]基板之间的混合键合的异构3D集成技术。然而，大多数先前的研究要么没有提供电气测量结果[2]，要么仅展示了键合后从底层基板的横向电气测量[12,13]。这种方法需要额外的路由到芯片边缘和额外的焊盘面积以实现外部连接。因此，能够通过基板进行垂直信号提取的穿透InP通孔（TIV）技术对于实现真正的3D异构集成至关重要。

先前的研究报道了使用混合键合和TIV技术将GaN集成到厚度约为10微米的InP中[2]。然而，这些方法依赖于高端的研磨和专用混合键合工具，这些工具成本高昂且不适用于一般的制造设施。此外，毫米波（mmW）RF应用并不一定需要极高的集成密度，这促使人们需要基于标准制造设备的更实用的InP到SiC 3D集成技术。

在这项工作中，我们展示了使用标准基于Si的微制造设备实现的InP和SiC基板之间的实用3D集成工艺方案，而不是使用成本高昂的专用键合或研磨工具。这些异构基板通过微凸点共晶键合依次集成，随后通过稳健的TIV工艺实现金属互连直接传输到InP层的最顶层表面。为了验证该平台的技术可行性，我们制造并表征了一条1毫米长的共面波导（CPW）线。据我们所知，这项工作首次实现了从TIV嵌入的3D InP到SiC结构的顶层焊盘进行S参数测量，为3D mmW RF通信模块提供了一种经济高效且易于实现的解决方案。

结构设计

图1展示了为CPW互连设计的TIV嵌入式3D InP到SiC集成结构。为了实现这一架构，制备了厚度为5微米的InP活性层。与之前TIV相关研究中通常报道的10微米厚的层相比，这进一步减少了厚度，使得垂直集成更加紧凑。该层最初是在一块3英寸、厚度为650微米的InP供体晶圆（VIGO）上外延生长的

制造

在我们之前的工作中，我们已经展示了InP和SiC基板之间3D集成的高产量倒装芯片微凸点键合[12]。然而，在这种倒装芯片键合结构中，与外部电路的电气互连是朝向芯片边缘横向连接的，不可避免地增加了占地面积，限制了真正的3D集成的潜力。在这项工作中，通过在倒装芯片键合的InP到SiC结构中引入TIVs，解决了这一限制，实现了垂直互连

工艺优化

为了解决失效问题，对TIV通孔和微凸点形成工艺进行了修改。首先，取消了SiO₂ PECVD步骤。仅通过使用光反应性电介质材料（JSR WPR-1052）就在通孔填充金属和InP层之间保持了足够的电气绝缘，从而无需高温PECVD工艺。

此外，微凸点键合机制也从焊料键合方式进行了转变

结果与讨论

在这项工作中，通过在上述倒装芯片键合的3D InP到SiC平台上依次实施填充封装、InP减薄、TIV蚀刻和TIV通孔填充工艺，实现了完全集成的TIV嵌入式3D InP到SiC结构。图10展示了基于TIV嵌入的3D InP到SiC结构的1毫米长CPW线的顶视图光学图像，而图11显示了相应的横截面FIB图像，详细展示了集成的垂直堆叠结构

结论

在这项研究中，我们使用标准微制造工艺展示了InP和SiC基板之间的实用3D异构集成技术。通过将穿透InP通孔（TIV）技术融入倒装芯片键合结构中，我们解决了传统横向信号路由的局限性，实现了信号向最顶层表面的垂直传输。

通过从基于焊料的键合方式转变为Au–Sn共晶键合，并消除了其他问题，优化了集成工艺

CRediT作者贡献声明

Jonghyun Song：撰写 – 原始草稿、方法论、数据管理、概念化。Minsik Park：数据管理、软件、可视化、撰写 – 审阅与编辑。Hyoungho Ko：撰写 – 审阅与编辑、概念化。Jongwon Lee：撰写 – 审阅与编辑、资源管理、项目协调、资金获取、概念化。

利益冲突声明

作者声明以下可能被视为潜在利益冲突的财务利益/个人关系：Jongwon Lee报告称获得了军民技术合作计划的财务支持。如果还有其他作者，他们声明没有已知的可能会影响本文所述工作的财务利益或个人关系。

致谢

本研究得到了军民技术合作计划（编号：19-CM-BD-05）的支持。