自2000年以来，芯片制造工艺经历了快速发展。其特征尺寸持续缩小，目前已达到7纳米和3纳米节点。领先公司已经开始研究1纳米及更小尺寸的工艺[[1], [2], [3]]。然而，这一进步并非没有挑战。随着摩尔定律接近晶体管微型化的物理极限和工艺限制，2.5D/3D封装成为了一种关键解决方案。通过垂直堆叠芯片，2.5D/3D封装实现了更短的互连距离、更高的晶体管密度以及更好的功能集成，同时降低了延迟和功耗。重要的是，这些进步使得无需进一步缩小节点尺寸即可实现性能提升[[4], [5]]。硅通孔（TSV）是一种穿透堆叠芯片硅基底的垂直互连方式，提供了电信号路径和电源通道。带有TSV的2.5D/3D封装已成为先进半导体封装的主要方法[[6], [7], [8], [9]]。TSV的应用包括用于2.5D GPU封装的硅中介层[10]和高带宽存储器[11]。
深硅蚀刻技术在MEMS领域发挥着关键作用，能够制造孔结构和HAR沟槽结构。应用包括惯性传感器中的梳状电容结构、射频微机电系统（RF MEMS）设备中的深隔离沟槽结构，以及3D微机械系统中的悬臂梁和桥结构。所有这些应用都依赖于深硅蚀刻技术来实现HAR结构。目前，先进封装中制造孔的主要方法是深反应离子蚀刻（DRIE）。近年来，由于成本较低和具备HAR蚀刻能力，金属辅助化学蚀刻（MaCE）引起了广泛的研究关注[[12], [13], [14], [15], [16], [17], [18]]。MaCE是在含氢氟酸的水溶液中蚀刻硅，反应由金、银和钯等金属催化。该方法能够制造出具有特定几何形状的硅微结构和纳米结构，如纳米线/微孔。与最大纵横比为50:1的Bosch工艺相比[19]，MaCE具有更高的能力，可以实现高达1000:1的纵横比，且设备成本更低[20]。
均匀金属辅助化学蚀刻（UMaCE）作为一种专门的MaCE技术[[18], [19], [20]]，能够实现反应物通过纳米多孔催化剂的均匀传输。李等人通过分析MaCE反应的四维时空特性提出了UMaCE的理论，并在2014年引入了使用纳米多孔结构来减轻催化剂变形的方法[21]。该技术已成功制造出直径为30微米、蚀刻速率为1微米/分钟、纵横比为5:1的孔结构，晶圆级均匀性优于5%。其性能可与商用Bosch工艺相媲美[24]。然而，现有蚀刻技术仍存在显著瓶颈。尽管DRIE和MaCE可以制造出纵横比大于100:1的沟槽[[22], [23]]，但孔结构的纵横比仍然受到严重限制。由于等离子体浓度梯度效应，DRIE制造的孔结构通常限于纵横比低于50:1[[24], [25]]，而MaCE的性能更弱。现有研究表明，MaCE技术最多只能制造出直径大于50微米的通孔[29]或在700纳米特征尺寸下实现34.7:1的纵横比[30]。然而，实验中仍存在蚀刻轨迹弯曲的问题。在应用层面，MaCE研究主要集中在HAR沟槽和纳米线上，而微米级孔结构受到溶液传质限制，难以实现超过50:1的纵横比。此外，较小的孔径会加剧方向偏差。在理论层面，蚀刻界面的动态演变机制及其控制参数尚未得到系统阐明，导致对界面反应动力学的理解存在明显不足。
蚀刻前沿界面的动态演变是一个决定蚀刻方向的关键过程。其演变直接导致不同的现象，包括分叉、弯曲和过程中的稳定垂直蚀刻。在本文中，我们首次系统地阐明了孔蚀刻过程中蚀刻前沿界面的动态演变机制及其对蚀刻方向的影响。为了深入了解使用UMaCE进行HAR深硅孔蚀刻的机制，本研究采用了多维度方法。首先，通过扫描电子显微镜（SEM）系统分析蚀刻前沿形态的演变，建立了稳定蚀刻的界面形态标准。其次，将电化学理论建模与透射电子显微镜（TEM）界面观察相结合，并通过将实验观察到的SiO?层分布特性与理论预测进行对比来验证模型的准确性。最后，创新性地使用蚀刻前沿形态特征作为快速过程调节指标，建立了关键工艺参数（如催化剂厚度比、蚀刻剂组分布比和结构特征）之间的定量关系，证明了HAR孔结构的成功制造。
