Skip-Zero策略：一种用于除法器的延迟与功耗优化方法

《Journal of Intelligent and Connected Vehicles》：Skip-Zero Strategy: A Latency and Power Optimization for Divider

　　

摘要：

除法运算在各种科学计算任务中得到广泛应用，例如机器学习算法中的梯度下降计算，其中它们是学习率调整和梯度归一化的核心数值运算。然而，除法运算固有的高延迟和低吞吐量对设计高效的机器学习训练硬件带来了重大挑战。尽管已经付出了很多努力来优化硬件除法器，但除法运算的长时间延迟仍然常常成为关键数据路径中的瓶颈。在这项工作中，我们提出了一种跳过零的优化策略，通过跳过部分商为零的迭代来有效减少平均迭代次数。基于这一策略，我们使用Chisel语言设计了一个RISC-V Sweeney-Robertson-Tocher（SRT）除法器生成器，并在FPGA上实现了这些生成的除法器。在最佳权衡配置下，我们的除法器实现了平均操作频率为11.39 MOP/s和平均能效为421.8 MOP/J。与在相同测试条件下使用的Xuantie-910和Rocket-Chip中的除法器相比，我们的设计在平均操作频率和平均能效方面分别取得了×1.13和×1.59和×2.93以及×1.18的改进。