一种新型的正交相位采样技术，用于无滤波器、低复杂度的VCO-ADC系统，可实现高效的高混叠抑制

《IEEE Open Journal of Circuits and Systems》：A Novel Quadrature-Phase Sampling Technique for Filterless, Low-Complexity, High-Alias-Suppression in VCO-ADCs

　　

摘要：

下一代激光雷达系统需要前所未有的分辨率，这要求宽信号带宽和高密度像素阵列，从而使得每个像素电路的尺寸受到限制（具体尺寸为 0.01 mm2）。尽管强烈抑制干扰和混叠噪声对于保持信号保真度至关重要，但这样的限制却限制了接收机前端抗混叠滤波的复杂度和功耗。基于电压控制振荡器（VCO）的模数转换器（ADC）通过频谱整形具有固有的抗混叠能力，但对于带宽超过 50 MHz 的应用，这种抑制效果不足，因此需要专门的模拟滤波器，而这又会增加面积和功耗。为了解决这个问题，我们提出了一种新颖的采样技术，采用正交时钟代替传统的时钟。该技术使得输出频谱呈现出准 s-形状，从而在50 MHz带宽下将混叠抑制效果提升至约10 dB至80 dB（这是迄今为止报道的最高值），从而消除了对模拟滤波器的需求。我们推导出了这种响应的解析表达式，考虑了各种非理想因素，并对其控制行为的关键参数进行了分析。通过一个在CMOS 65 nm工艺中实现的、无滤波器且低复杂度的VCO-ADC电路对该技术进行了验证，该电路的面积仅为0.0017 mm2（比现有最佳设计小43%），在2 GHz采样频率下功耗仅为0.42 mW。测试结果显示其性能指标为56 fJ/转换步长，远优于目前报道的最佳设计。