通过协同微波退火和高场激活技术，实现了亚纳米级铁电隧道结的电流密度创纪录的高水平

《Small》：Sub-Nanometer Ferroelectric Tunnel Junctions With Record-High on-Current Density Through Synergistic Microwave Annealing and High-Field Activation

　　**摘要**

高密度存储系统需要较高的导通电流密度（Jon），以确保在交叉点阵列应用中实现快速的读取速度和较大的感知裕度。然而，在原子级薄的铁电隧道结（FTJs）中实现高Jon仍然是一个未解决的挑战，这一挑战受到寄生界面层（IL）、退极化场以及倾向于非铁电四方相的相不稳定性的阻碍。在这里，通过结合激进的器件面积缩放和低温微波退火，我们在亚纳米FTJs中实现了创纪录的高Jon操作。这种方法有效抑制了IL的生长，将其厚度从0.94纳米减少到0.41纳米，并且同时在高电场（>15 MV cm?1）下实现了稳健的正交相变，而不会发生介质击穿。通过利用界面工程和极端的面积缩放，约0.9纳米的FTJ在低电压（约0.4 V）下实现了超过105 A cm?2的创纪录高Jon，同时保持了稳定的开/关比（>15）。这一策略还带来了卓越的耐久性（>108次循环）和保持性（预计在85°C下可保持约10年），这归因于退极化场的减少。此外，基于实验数据的模拟为在最终缩放极限下实现理想的FTJ性能提供了指导。

**1 引言**

大数据技术和人工智能的快速发展暴露了传统存储架构的根本局限性，导致了数据传输瓶颈和过高的功耗[1-3]。为了应对这一挑战，迫切需要下一代非易失性存储器，这些存储器结合了快速切换、高密度和能效。已经研究了一系列新兴的存储技术，包括电阻式随机存取存储器（RRAM）[4-6]和相变存储器（PCM）[7, 8]。然而，每种技术都存在适用于高性能交叉点阵列应用的固有缺点。RRAM依赖于导电细丝的形成和断裂，存在显著的器件间和循环间的变异性，这使得实现可靠的多级存储变得复杂[9]。PCM虽然表现出良好的耐久性，但通常需要较高的写入和复位电流密度来进行焦耳加热，从而导致在高密度阵列中产生较大的功耗和严重的热管理问题[10]。在这些替代方案中，铁电隧道结（FTJ）存储器因其电场驱动的切换机制而成为特别有前景的候选者，该机制能够实现本质上的低功耗操作和快速切换速度[11-13]。FTJ是一种两端子忆阻器件，其中电子通过超薄的铁电屏障隧穿。铁电层的极化状态调节隧穿屏障的高度，从而产生高导电状态和低导电状态，这种现象被称为隧穿电阻（TER）效应[14]。与基于细丝的存储器不同，FTJ的切换是由外部电场均匀调节能量屏障来控制的，而不是由局部电流引起的变化。这种机制导致更低的功耗、更快的切换动力学和更均匀的切换，突显了FTJ在高密度存储中的潜力。早期的高性能FTJ演示主要使用了钙钛矿铁电材料，如BaTiO3（BTO）和Pb(Zr,Ti)O3（PZT）[15, 16]，实现了快速切换速度和多位存储。然而，这些基于钙钛矿的FTJ由于与基于硅的CMOS技术不兼容而面临集成障碍。这一集成障碍将注意力转向了可以在低温下使用标准薄膜技术沉积的铪基铁电材料。特别是在CMOS兼容的掺杂铪氧化物（HfO2）薄膜中发现了稳健的铁电性，尤其是HfxZr1?xO2（HZO），这代表了铁电领域的一个范式转变。HZO因其可扩展性、相对较低的结晶温度、较大的剩余极化以及使用成熟的原子层沉积（ALD）技术的可制造性而被确立为领先候选材料[17, 18]。尽管有这一技术突破，但释放HZO基FTJ的全部潜力受到了不可避免的缩放困境的限制。要实现高导通电流密度（Jon）——通常认为需要>>100 A cm?2以实现快速可靠的读取操作——需要大幅缩小铁电层的厚度。实际上，如果Jon太低，FTJ的读取速度会变慢且功耗较高，感测电路可能需要额外的放大，从而复杂化了高密度阵列的集成[19]。然而，减薄铁电层引入了一系列显著的物理挑战，这些挑战反而降低了FTJ的性能（见图S1和S2）。首先，在纳米厚度下，一个不可避免且不可切换的界面层（IL）会在电极界面形成，这通常是一个氧化层，它会消耗大部分施加的电压，并需要更高的操作电场。在超薄的HZO中，这种IL的影响尤为显著。它不仅减少了铁电层上的有效电场，还由于极化电荷的不完全屏蔽而产生了退极化场（Edep）。Edep与HZO的极化相反，破坏了剩余的极化状态[20]。值得注意的是，IL的形成和退极化是相互关联的问题：较厚的IL会加剧Edep，而强烈的Edep又会抑制可切换的正交（o）相分数，从而大幅降低在低偏压下可实现的TER。其次，在超薄范围内（<5 nm），HZO在热力学上更倾向于非铁电的四方（t）相而不是所需的铁电o相[21]。这种趋势导致随着厚度减小，存储窗口（TER）急剧减小。先前的研究试图通过添加界面“种子”层或掺杂剂来稳定o相[22, 23]，但这些添加会增加总厚度或复杂性，从而削弱了可扩展性。至关重要的是，强制形成o相的最直接方法是通过施加强电场，但由于在大面积超薄电容器中发生介质击穿的高概率，这种方法在历史上是不切实际的[24, 25]。因此，这种在激进缩放和铁电性能之间的看似不可避免的权衡限制了超薄FTJ的发展。在这项工作中，我们提出了一种协同的工程策略，直接应对并克服了这些挑战。关键创新是实施了极端的器件面积缩放，这通过减少活性区域中存在关键缺陷的统计可能性，显著提高了薄膜对高电场的耐受性。通过最小化缺陷引起的弱点，我们能够对超薄铁电层施加强场唤醒，提供了诱导结构从t相到o相转变的热力学驱动力，如图S3所示。我们与低温微波退火（MWA）过程协同进行这种场驱动的相工程，如图S4所示。MWA提供了有针对性的振动能量，使HZO在比传统快速热退火（RTA）更低的热预算下结晶，从而抑制了IL的生长并积极促进了结晶过程中的o相形成[26]。通过这种组合方法，我们展示了一种有效铁电厚度约为0.9纳米的HZO FTJ，在低操作电压下表现出创纪录的高Jon（>105 A cm?2）和稳健的TER（>10），同时实现了优异的耐久性和保持性。这项全面的研究不仅超越了FTJ之前的性能极限，还为在微型化的最终极限下集成铁电存储器提供了可扩展的蓝图。

**2 结果与讨论**

缩放基于HZO的FTJ的固有挑战可以理解为铁电层厚度和器件性能之间的权衡。当HZO薄膜厚度减小到约10纳米以下时，热力学和界面效应使得超薄HZO薄膜更倾向于非可切换的四方（t）相而不是所需的正交o相[27-29]。随着厚度的减小，这种相不稳定性加剧，成为缩放的一个根本障碍。如图1a所示，先前的报告由于t相在超薄极限下的主导地位，阻止了高Jon（>100 A cm?2）的实现，抑制了铁电极化并降低了TER[30-37]。由于极化驱动的隧穿屏障高度调节是FTJ操作的关键方面，因此o相分数的抑制直接限制了器件的性能，即存储窗口。相反，如果o相分数较高，则可以增强极化方向的潜在屏障调节，从而实现更高的TER。

**（a）文献中报告的FTJ的Jon作为铁电层厚度的函数。尽管广泛尝试了激进的HZO减薄以提高Jon，但先前的研究一致显示，在约2–3纳米以下，由于o相分数的减少和IL影响的增加，性能急剧下降。（b）W/HZO/IL/TiN堆栈的横截面HR-TEM图像，展示了在沉积和退火过程中在HZO/TiN界面形成的约1纳米的界面层。这种低对比度的IL是一个氧化层，它会消耗部分施加的电压，并导致超薄范围内的FTJ性能下降。除了固有的相不稳定性外，图1b还强调了在HZO和TiN电极之间形成的IL的存在和重要性。在超薄HZO薄膜中，即使是亚纳米级的IL也会在电压降和Edep方面产生放大效应。因此，较大的IL效应会降低Jon并压缩TER，而较薄的IL则会减少Edep，从而改善器件性能[20]。为了应对IL在切换层中的影响并在接近原子厚度时稳定铁电相，如图S5所示，结合了低温MWA和高电场诱导的相变。MWA过程以快速且低热预算的方式提供了HZO结晶所需的能量。这有两个关键效果：它促进了在较低温度下的o相形成，降低了o相的动能障碍，并同时限制了氧空位的扩散，从而抑制了形成IL的不希望发生的化学反应。此外，施加高电场进一步推动了接近原子厚度的HZO中的t相到o相的转变。在这种接近原子厚度的薄膜中，t相和o相之间的能量差异很小，足够高的外部场可以使平衡倾向于极性o相[38-41]。本质上，场提供了相变的热力学驱动力，类似于众所周知的“唤醒”效应，但被推向了极端。通过仔细整合MWA以确保干净的界面和初始o相成核，并通过高场应用将任何残留的t相区域转化为o相，可以实现o相分数的显著和稳定增加。这直接转化为Jon和电阻对比（TER）的针对性改进。为了减轻传统高温RTA中已知的寄生IL效应，采用了低热预算的MWA过程。MWA过程在2千瓦的微波功率下进行，退火时间以10秒的步长逐步增加，以确定产生最佳开/关比的条件。当退火时间太短时，铁电相没有充分形成，导致开/关比有限。相反，过长的退火会导致泄漏电流显著增加，这也降低了开/关比。基于这种优化，选择了20秒的退火时间作为最佳条件，并在整个工作中使用。在传统的退火过程中，高热预算加速了移动缺陷（如氧空位）向HZO和底部电极之间的界面迁移。这种增强的扩散促进了不希望发生的界面反应，最显著的是金属电极的氧化，导致形成了IL，如TiO2或TiON。这种IL实际上起到了串联电容的作用，窃取了部分施加的偏压，从而削弱了铁电层上的电场并降低了极化对隧穿电流的影响[42]。相比之下，MWA引入了显著更低的热预算。如图2a所示，这种独特的加热机制大大减少了原子扩散的动能驱动力，并限制了界面化学反应[43]。因此，MWA直接有效地抑制了寄生IL的生长。

**（a）示意图展示了在低热预算过程下MWA的效果。低温退火减少了氧空位的扩散，从而与传统的高温RTA相比抑制了IL的生长。（b）MWA和RTA处理样品的横截面HR-TEM图像。通过抑制IL的生长，MWA处理的样品显示出比RTA处理的样品（约0.94纳米）更薄的IL（约0.41纳米）。（c）由W/HZO/IL/TiN结构组成的简化等效电路。通过拟合阻抗，可以分离出HZO和IL层的电阻和电容贡献。（d）从EIS测量中提取的HZO和IL之间的电压分配。**在RTA处理的器件中，约38%的施加电压降落在IL上，而在MWA处理的器件中，只有约18%的电压降落在IL上。这些结果表明，MWA处理使得IL变得更薄，从而在相同的读取电压下获得了更高的Jon值。这一假设通过高分辨率透射电子显微镜（HR-TEM）的直接和原子级分析得到了证实，如图2b所示。两个样品的比较显示，IL的厚度显著减少了50%以上，从RTA处理后的约0.94纳米减少到了MWA处理后的超薄约0.41纳米。这种显著的减少与低热预算处理下的扩散限制动力学一致，并且与先前的观察结果相符，即最小化IL厚度是保持FTJ高TER的关键[42, 44]。IL变薄对电性能的影响通过电化学阻抗谱（EIS）分析进行了量化（图2c）[45]。首先，测量了从100 Hz到1 GHz范围内的不同频率下的阻抗。随后，通过对W/HZO/IL/TiN堆栈的阻抗谱进行拟合，提取了HZO和IL层的有效电阻，由于IL层变薄，其电阻较低。由此计算出在施加偏压下每个层的电压降。在RTA处理的器件中，约38%的电压降落在IL上，意味着只有约62%的电压有效作用在HZO上。在MWA处理的器件中，IL仅占电压降的约18%，大部分偏压（约82%）作用在铁电层上（图2d）。这种高效的电压重新分配直接转化为在给定外部电压下极化的增强切换，从而提高了读取条件下的Jon值。此外，通过最小化IL厚度，MWA还间接减轻了Edep，Edep会阻碍剩磁极化，这是超薄铁电存储器保持性能的主要因素。因此，MWA引起的Edep减少导致了更稳定的极化状态和更好的保持性能，这一点在后续的保持测试中得到了证明。MWA方法的另一个优点是其适用于集成。与一些结构界面工程解决方案（例如，插入缓冲层或复杂的堆栈）不同，这些方案可能会引入制造复杂性或晶圆间的差异，MWA是一种工艺级别的改进[46]。这一优势不仅简化了与后端工艺流程的集成，还使得可以扩展到大尺寸晶圆，而无需额外优化堆栈组成。此外，可以在不增加额外层的情况下保持切换层的厚度，从而保持了简单性和兼容性。总之，MWA为我们的器件提供了高质量的铁电/电极界面。然而，仅靠界面改进不足以达到最佳性能，还需要稳定亚纳米级HZO中的铁电相。这是通过高场激活策略实现的，只有在实现了极端器件面积缩放后，这种策略才变得可行，接下来将进行讨论。为了利用高场唤醒效应来诱导t到o相变，施加足够大的电场而不导致介质击穿是一个关键前提。在较大的器件中，即使存在单个纳米级缺陷，也可能在相对较低的场强下引发击穿，这使得在微米级纳米厚度的HZO电容器上施加超过约10–12 MV cm?1的场强变得极其具有挑战性。我们的器件击穿特性被研究以了解缩放如何影响击穿耐受性。图3a绘制了相同面积器件中HZO厚度函数的测量击穿场强（EBD）。随着HZO层从3纳米缩小到约0.9纳米，EBD从约7 MV cm?1增加到约16 MV cm?1。这一趋势与已建立的击穿模型一致，即较薄的介质膜在失效时表现出更高的场强[47]。图3（在图查看器中打开）PowerPoint

(a) HZO电容器的EBD作为铁电厚度的函数。较薄的HZO膜表现出更高的击穿场强值，这与一般趋势一致，即较薄的介质在失效前可以承受更大的场强。(b) EBD作为器件面积的函数。器件面积通过实验测量到100 nm2，并通过Weibull统计建模外推到1 nm2。较小面积的器件由于临界缺陷存在的概率降低而显示出显著更高的EBD。模拟（虚线）表明，在极端面积约1 nm2的情况下，EBD可能接近约20 MV cm?1。图3b更清楚地显示了器件面积对击穿的影响。EBD是在从我们最大的测试结构到100 nm2结的范围内测量的。经验上，100 nm2的器件表现出比大面积器件更高的击穿场强。这种面积依赖的击穿行为是由击穿的统计性质引起的：在较大面积中，介质中存在致命缺陷或弱区域的可能性更高，从而限制了整个器件的EBD[48]。通过减小电容器面积，大多数与缺陷相关的失效点被屏蔽掉了。这可以用Weibull分布统计来描述，该统计预测EBD随体积/面积的减小而减小。我们的实验数据（实线）与这一概念一致，显示随着面积的缩小，EBD向更高的场强移动。进一步的概率模型被用来将这一趋势外推到器件面积的极端极限。该模型（虚线）根据我们的测量结果进行了校准，并提取了一个Weibull形状参数（β），得到β ≈ 41，该值是从拟合图和斜率（图S6）中提取的[49]。这些外推数据表明，在约1 nm2的面积下，EBD可能接近约20 MV cm?1。总的来说，这些发现表明，通过结合厚度减小和面积缩放，可以有效克服超薄FTJ长期存在的击穿瓶颈。在约100 nm2的面积中使用约0.9 nm的HZO，建立了一个安全的高场窗口，超过15 MV cm?1，足以完全诱导铁电o相而不导致器件失效。建立这个高场窗口为在接近原子厚度的范围内可靠地切换和保持极化提供了坚实的物理基础。在之前确认的由于铁电厚度和器件横向面积的积极缩放而提高的场耐受性的基础上，研究了这些极端尺寸下的FTJ操作。HZO层被减小到约0.9 nm，结面积通过侧壁工艺定义为约100 nm2，如图S7所示。这种极端缩放使我们首次能够在接近原子厚度的范围内探索FTJ的性能。如图4a所示，减小器件面积在固定读取偏压下改善了存储窗口。主要原因是在固定读取偏压下，决定关态的漏电流大致与面积成比例，表明较小的结在统计上包含更少的缺陷或导电路径，从而抑制了关态电流。相比之下，由铁电层中的隧穿主导的导通态由于有效场强的增加而保持相对不变甚至有所改善。此外，较小的电容器可以承受更高的电场而不发生击穿，因此可以将更高的电场施加到铁电层，增强了唤醒效应。结果，随着面积的缩放，开/关比增加。这一趋势与以下观点一致：对于由IL和HZO组成的串联屏障，关态电流特别容易受到缺陷的影响。减小器件面积在统计上抑制了这些路径，从而增强了关态的屏障。图4（在图查看器中打开）PowerPoint

(a) 在固定HZO厚度约为0.9 nm的情况下，开态电流密度和关态电流密度与器件面积的关系。随着器件面积的减小，开/关比增加，主要是因为关态电流密度几乎与面积缩放无关，而在较小器件中，由于编程电压较高，导通态电流密度增加。(b) 在100 nm2器件面积下，亚1 nm FTJ存储器的直流I–V特性，显示出高Jon（>105 A cm?2）和足够的开/关比（>10）在低读取偏压下。(c) 两种不同器件面积（大面积约900 nm2与缩放面积约100 nm2）的HZO厚度函数的开/关比。在较大面积下，随着HZO厚度接近1 nm，由于高泄漏和早期击穿，存储窗口迅速崩溃。相比之下，缩放后的100 nm2器件即使在约0.9 nm厚度下也能保持开/关比超过10。(d) 不同器件面积下实现开/关比超过10所需的操作电压与HZO厚度的关系。随着薄膜厚度的减小，写入过程中的操作电压降低，亚1 nm的FTJ存储器显示出最低的操作电压为1.5 V。图4b突出了通过结合极端厚度和面积缩放所获得的记录性能。在亚1 nm厚度下，开态由通过极化诱导的屏障的直接隧穿控制。通过使用MWA最小化IL上的电压降并利用缩放最大化电场效应，获得了高Jon（>105 A cm?2）和稳定的开/关比（>10），远超过早期基于HZO的FTJ报告中的通常在可比低偏压下仅达到102 A cm?2的结果。此外，这些结果基于压电响应力显微镜测量证实，观察到的开/关切换起源于铁电极化切换（图S8）。器件面积的缩放还解决了超薄层的切换限制。对于面积为900 nm2的器件，低于1 nm的可靠切换是不可能的，而且实现开/关比超过10所需的操作电压不可避免地接近了击穿阈值。通过将面积缩放到100 nm2，在亚1 nm范围内观察到了稳定的铁电隧穿。图4c显示了开/关比与HZO厚度的关系。虽然较大面积的器件在薄膜接近1 nm时迅速失去了存储窗口，但100 nm2的器件在0.9 nm厚度下保持了开/关比超过10。图4d说明了实现开/关比超过10所需的操作电压。随着面积的减小，操作电压降低，在亚1 nm范围内获得了1.5 V的低操作电压。因此，这些结果强调了极端缩放为低电压、超薄FTJ存储器提供了可行的途径。为了阐明亚1 nm FTJ的场诱导机制，研究了在施加电场下的器件性能。图5a绘制了在单次编程脉冲的多种脉冲幅度和固定脉冲宽度（200 ns）后的开/关比。观察到明显的阈值行为，即在电场超过14 MV cm?1的条件下，始终能够实现稳健的开/关比超过10。低于此阈值的场强要么产生非常小的TER，要么没有明显的存储窗口，表明铁电相没有完全激活。这一发现加强了我们之前的假设，即需要足够高的电场来克服HZO层中t相和o相之间的能量障碍。本质上，低场强产生的相变是不完全的或可以忽略的，而高于阈值的场强则驱动了更全面的向o相的转变，解锁了隧穿屏障的完全极化调制。为了详细确认高电场的效果，在脉冲幅度为1和1.5 V的循环中测量了电流（图S9）。通过1 V幅度的唤醒效应，原始器件显示出较小的开/关比。然而，在103个循环后，获得了与单次编程脉冲为1.5 V的器件相似的足够开/关比。基于这一结果，大电场可以在不重复脉冲的情况下诱导出大的开/关比。图S10上对未退火的样品进行的极化-电压测量进一步证实了电场诱导的铁电性，表明电场本身可以在没有热效应的情况下引发和稳定o相。未退火的（非晶态）HZO电容器在高压脉冲下显示出明显的极化滞后，表明电场本身可以在没有热效应的情况下引发和稳定o相。在这些结果指导下，使用17 MV cm?1的脉冲幅度进行了进一步的器件表征，因为它确保了完全发展的铁电状态和宽的存储裕度，而不会引起介质击穿。在这些条件下，器件显示出高Jon和大的开/关比，强调了其适用于高速度读取操作的适用性。图5（在图查看器中打开）PowerPoint

(a) 在固定HZO厚度约为0.9 nm的情况下，开/关比与施加电场的关系。观察到一个明显的阈值行为：当电场强度超过约14 MV cm?1时，开关比（on/off ratio）急剧上升至10以上，表明铁电相成功激活；而在这个电场强度以下，设备的TER（Turn-on/Off Ratio）显著降低。 (b) 在脉冲操作下，开和关电流的累积概率。该设备在脉冲幅度为1.5 V、脉冲宽度为200 ns的条件下，平均开关比超过10。 (c) 亚1纳米FTJ（铁电隧道结）的耐久性特性。通过使用1.5 V的幅度和200 ns的宽度进行电场循环测试后，经过10^8次循环仍未发生击穿，开关比保持在5以上。 (d) 在85°C下的保持性能显示，在初始编程后（通过+1.5 V或-1.5 V脉冲），开和关状态电流的稳定性随时间保持不变。此外，对于实际的应用来说，实现均匀的开关控制至关重要。如图5b中的电流分布图所示，该设备在编程脉冲（±1.5 V / 200 ns）和读取脉冲（0.4 V / 100 ns）下，低电阻状态和高电阻状态的分布都非常狭窄。这种低变异性表明，场诱导的o相形成并不是罕见或局部的现象，而是在施加所需电场后在整个活性区域中普遍发生的转变。对于交叉点阵列而言，没有异常的开关事件非常重要，因为它简化了传感电路的设计并保证了清晰的传感裕度。在建立了这些可靠的基本开关特性后，通过严格的耐久性和数据保持测试评估了设备的可靠性。在两种测试中，读取电流都是在0.4 V下测量的。耐久性特性是通过施加重复的±1.5 V / 200 ns脉冲来测量的，这足以获得如图S11所示的合适开关比。该设备表现出出色的性能，在10^8次循环后仍未发生介电击穿，如图5c所示。在整个循环过程中，记忆窗口始终保持在5以上。开关比有轻微的下降，这可能是由于轻微的疲劳或泄漏量的轻微增加，但设备没有显示出典型的击穿或短路现象。对于超薄FTJ来说，这种耐久性非常出色，这种稳定性是极端面积缩放的直接结果，它统计上抑制了在电应力下通常出现的缺陷辅助泄漏路径。数据表明，通过进一步优化缩放可以在不牺牲读取窗口的情况下提高耐久性特性。此外，还评估了非易失性数据保持能力，特别是在高温下。图5d展示了在85°C下编程脉冲（±1.5 V / 200 ns）后的保持特性，其中电流差异在测量时间（10^4秒范围内）内显示出最小的退化。不同的电流水平允许根据已建立的非易失性记忆退化模型[50]自信地外推出10年的保持期。根本原因在于我们之前的观点，即MWA（磁化水分子）工艺最小化了IL（Internal Depolarization），从而降低了内部Edep（Electric Depolarization）。由于IL的质量很高（约0.4 nm），在保持过程中几乎没有“内置”的电场反对极化。因此，即使在纳米尺度上，极化也可以保持稳定。此外，极端缩放也可能在保持性能中起作用。任何可能随时间放电铁电层的缺陷相关泄漏在小型设备中大大减少[51]。因此，超薄FTJ预计能够在高温下保持清晰的开关比超过10年，满足非易失性记忆的要求。总体而言，耐久性和保持结果表明，该设备不仅性能优异，而且非常可靠，这对于高密度记忆的部署至关重要。为了制定实现高性能FTJ的全面设计指南，基于直接隧穿模型的数值模拟进行了研究[32, 52]。在介绍模拟框架之前，描述其基础模型及其参数是很重要的。该模型计算了通过双层屏障（HZO + IL）的隧穿电流，其中HZO的一部分被假设为铁电o相，另一部分为非铁电t相。这些模拟考虑了铁电极化对势垒高度的影响，从而在o相中实现不同的开和关状态。相比之下，t相表现出静态屏障，表明电阻没有变化。模型中使用的关键物理参数包括顶部和底部电极的假设势垒高度分别为1.8 eV和2.5 eV。此外，还使用了HZO的介电常数25，并考虑了IL上的电压分配。除了这种隧穿机制模型外，还使用Weibull分布对介电击穿的统计特性进行了建模，其形状参数（β）为41，这与我们的实验结果和文献[49]一致。在我们的0.9 nm FTJ记忆设备中，计算出o相比例约为55%，以实现超过10的稳定开关比，这与图S12中显示的混合相的实验观察结果一致。基于这一结果，进行了额外的模拟，以估计在HZO层的理论厚度极限（约0.5 nm）下的FTJ操作。如图6a所示，即使对于理想的0.5 nm HZO FTJ，开关比也严重依赖于o相比例。如果薄膜的50%是o相，其余部分仍然是t相，则模拟的开关比可以忽略不计，表明非铁电部分充当了并联的泄漏路径或串联电阻，从而分流了TER效应。模拟表明，要实现0.5 nm设备中超过10的开关比，需要o相比例>80%（图S13）。这突显了精确的相位控制（如高场激活、应变或种子层）对于实现单单元铁电设备的重要性。

(a) 在理想的0.5 nm HZO薄膜中，模拟的开关比作为铁电o相比例的函数。模拟表明，要实现超过10的开关比，o相比例必须超过约80%。即使是非铁电相的少量存在也会通过引入泄漏路径显著降低TER。 (b) 随着HZO和IL厚度的减小，由Edep（Electric Depolarization）控制的极化损失计算。在理想的FTJ厚度（约0.5 nm）下，IL必须小于0.3 nm，以保持极化损失在时间上的变化小于20%。 (c) 随着设备面积的缩小，EBD（Electrical Breakdown）的模拟增强。激进的缩放减少了缺陷的统计概率，从而提高了可容忍的电场强度，并使得可以使用更高的唤醒场，这直接转化为更高功能的设备产量（开关比>10）。 (d) 基于相位分布模型的功能单元产量图（400个设备）。对于不同的唤醒场幅度，绘制了实现超过10的开关比的百分比。在17 MV cm?1时，约55%的单元变得功能正常；在20 MV cm?1时，约90%的单元实现超过10的开关比。 (e) 朝向理想FTJ记忆缩放的路线图。为了接近理论极限（单域切换），需要将铁电层的厚度（约0.5 nm）和面积（约1 nm2）缩小。通过最终缩小HZO薄膜和优化IL条件，可以获得类似单相的切换，表明预期性能为更高的Jon（>10^6 A cm?2）和稳定的开关比（约10）。其次，在最终缩放下，界面IL控制仍然是保持性能的关键因素。图6b绘制了极化损失作为HZO和IL厚度的函数[32]。因此，使用静电模型提取了HZO/IL堆栈中的有效极化，该模型明确考虑了由于不完全屏蔽以及IL引起的电压分配而产生的Edep（Electric Depolarization），并将极化损失定义为从理想化的无IL、零极化极限到这些实际堆栈条件下的相应有效值的减少。它表明，为了使激进缩放的0.5 nm HZO薄膜可行，IL厚度必须减少到0.3 nm以下，以保持极化损失在20%以下，同时保持约80%的o相比例。保持IL的超薄可以控制Edep，从而在如此薄的铁电层中保持存储的极化。这加强了我们通过MWA（Magnetization Water Molecular Adsorption）抑制IL的实验重点。第三，在极端极限下，设备面积缩放的作用变得更加不可或缺。基于图S14和S15[53]中所示的介电击穿的统计特性和相位分布模型，进行了额外的模拟。图6c显示了随着面积减小，击穿场的模拟增强。随着面积的减小，可容忍的电场呈超线性增加，这意味着只有通过极端缩放（到几nm2或几个域的面积），才能可靠地施加可能需要的超过20 MV cm?1的电场，以实现单域铁电切换。图6d中400个设备的产量图展示了这种影响的显著效果，它量化了应用电场强度下的唤醒效率。为了根据微观结构相位激活解释这些产量趋势，将唤醒场转换为相应的有效o相比例的增加，使用经验拟合的单调变换，其中更高的场诱导更强的o相激活，而在足够高的场下响应趋于饱和。在原始状态下和15 MV cm?1以下，只有约10%的单元显示出清晰的记忆窗口。然而，在施加高场唤醒脉冲后，具有超过10的开关比的功能单元的产量在17 MV cm?1时急剧增加到约55%，在20 MV cm?1时达到约90%。这些结果表明，激进缩放是实现高密度记忆阵列中均匀高场相位激活的先决条件。综合这些数值模拟和实验洞察，提出了图6e所示的理想FTJ设备的未来发展路线图。该图从之前的工作到我们目前的成就描绘了一个清晰的发展轨迹，并为未来的设备设定了雄心勃勃的目标，这些设备能够实现单相切换，这在理论上非常适合铁电记忆。这个目标可以通过高Jon（>1 MA cm?2）和稳定的开关比（>10）、活性面积<10 nm2、更薄的IL厚度（<0.3 nm）、理论上最小化的HZO厚度（约0.5 nm）[54]以及有效的唤醒场超过20 MV cm?1来表征。除了高电场的面积缩放外，通过先进的沉积和退火技术提高整体薄膜均匀性也可以提高击穿耐受性[55-58]。例如，先进的沉积技术或界面钝化可能会进一步减少缺陷密度，提高内在的击穿强度并缩小击穿的变异性，如图S16所示。因此，通过推进极端设备缩放和原子级材料处理，预计可以实现理想的FTJ，为非易失性记忆开辟了新的前沿，具有前所未有的密度、超低功耗和高可靠性。最后，表1总结了基于HZO的FTJ记忆设备的性能比较。亚1纳米FTJ具有极端的缩放和高场诱导的相变，显示出与以往工作相比的显著进步，表明具有高Jon和低操作电压。根据我们的模拟建议，通过对IL工程和设备结构的进一步改进，可以在未来的技术迭代中预期更大的性能。

3 结论
总结来说，我们展示了一种协同工程策略，以克服基于HZO的FTJ中不可避免的缩放挑战，实现了创纪录的高Jon（Jon：电导率）和亚1纳米的厚度。我们方法的基础是战略性地解耦了界面和相位稳定性问题。首先，低温MWA（Magnetization Water Molecular Adsorption）的实现对于创建纯净的铁电/电极界面至关重要。这种方法有效地抑制了铁电（IL）的生长，从而最小化了界面电压损失，并减轻了有害的介电损耗（Edep）。此外，实现最终性能的关键在于设备面积的极端扩展。这一策略在统计上提高了薄膜对介电击穿的耐受性，使得能够施加高电场。这种高电场能够在原子级薄的薄膜中驱动出稳定且均匀的o相形成。通过面积扩展结合MWA（微波辅助）和场激活技术，实现了前所未有的性能。厚度小于1纳米的FTJ（铁电隧道结）器件表现出创纪录的高电流密度（Jon超过105 A cm?2），并且在低读取电压下保持了稳定的开/关比（约15）。此外，这种坚固的器件表现出超过108次的优异耐久性，并预计具有10年的数据保持能力。最后，我们的建模结果进一步阐明了在接近单晶格厚度时优化铁电相分数和场效应的明确路径。总体而言，这项工作为FTJ性能树立了新的标杆，并为下一代高密度存储器提供了一个全面、可扩展的制造模板。通过解决材料和器件层面的挑战，它为将铁电存储器集成到超密集、低功耗的存储阵列和计算系统中开辟了可行的途径，填补了存储技术领域中的一个关键空白。

**4 实验部分**

**4.1 器件制备**

采用四（乙基甲基氨基）铪（tetrakis (ethylmethylamino) hafnium）和四（乙基甲基氨基）锆（tetrakis (ethylmethylaminio) zirconium）作为前驱体，通过原子层沉积（ALD）工艺制备了0.9纳米厚的HZO（氧化锌铪）层。该薄膜由1:1比例的Hf和Zr组成，并用臭氧氧化5秒。该工艺在切割好的插片型晶圆上进行，以避免使用MWA方法时可能出现的均匀性限制。在HZO沉积过程中，基底温度保持在250°C，前驱体温度保持在90°C。接着使用射频溅射沉积了30纳米厚的W（钨）层，以通过热膨胀差异诱导铁电相的形成。所有层都沉积在底部电极为TiN的插片型晶圆上。为了将器件面积大幅扩展到100平方纳米，使用四（二甲氨基）钛（tetrakis (dimethylamido) titanium）前驱体，在200°C下通过ALD沉积了10纳米厚的TiO2（二氧化钛）侧壁间隔层。随后，使用功率为100瓦的反应离子刻蚀系统对TiO2进行各向异性刻蚀，气体化学组成为50 sccm的CF4和17 sccm的O2。这一步骤定义了最终顶部电极沉积之前的结区。铁电层的结晶通过氮气气氛下500°C的快速热退火（RTA）1分钟或2千瓦微波退火（MWA）20秒来实现。

**4.2 电学测量**

使用半导体器件参数分析仪（Keysight B1500A）测量了超薄FTJ器件的电流-电压（I-V）特性，并使用波形发生器/快速测量单元模块进行了脉冲测量。此外，还使用Keysight DSOS104A数字存储示波器和Keysight 81160A脉冲函数任意发生器观察了在重复编程脉冲下的耐久性特性。

**4.3 材料表征**

使用高分辨率透射电子显微镜（HR-TEM）分析了器件的横截面结构。TEM样品是通过聚焦离子束（FIB）剥离和减薄制备的。成像是在JEOL JEM-2200FS上进行的。

**致谢**

本研究得到了韩国国家研究基金会（NRF）的支持，项目编号为2018R1A3B1052693。

**利益冲突**

作者声明没有利益冲突。

**数据可用性声明**

研究数据不对外共享。