一款基于PCM技术的28纳米FD-SOI CMOS模拟集成电路（Analog-IMC）核心，具备8个512×512的权重层以及每平方毫米2800万个权重值（Weights×TOPs/W/mm2）

《IEEE Journal of Solid-State Circuits》：A 28-nm FD-SOI CMOS Analog-IMC Core Based on PCM Featuring 8 512 × 512-Weight Layers and 28M Weights×TOPs/W/mm2

　　

摘要：

用于深度神经网络（DNNs）的内存计算（IMC）硬件加速器需要在单个计算宏中存储大量系数，以避免多核集群中的性能下降。这一方面通常被常见的性能评估指标（FoMs）所忽视，但可以通过相变存储器（PCM）技术有效解决，因为PCM具有高密度、可扩展性和模拟非易失性存储能力。本文介绍了一种基于PCM（富锗GST）的模拟IMC（AIMC）宏，专为多层、抗漂移和温度变化的计算而设计。该加速器采用28纳米FD-SOI CMOS工艺制造，集成了4M个存储单元阵列，在宽广的温度范围内（从?40?°C 到 +125?°C），在矩阵-向量乘法（MVM）运算中的误差低于2.14%。根据定义为“权重数量”的性能评估指标（FoM），与现有最先进解决方案相比，该加速器实现了3.5× 的性能提升。另一个指标“TOPS/W/mm2”反映了计算过程中单位面积的可实现存储能效。