基于容错量子计算（QCA）的微处理器架构，用于可持续发展的物联网平台

《Sustainable Computing: Informatics and Systems》：Fault-Tolerant QCA-Based Microprocessor Architecture for Sustainable Internet of Things Platforms

　　

赛义德-萨贾德·艾哈迈德普尔（Seyed-Sajad Ahmadpour）|尼玛·贾法里·纳维米普尔（Nima Jafari Navimipour）|穆罕默德·莫斯莱（Mohammad Mosleh）|赛义德·拉苏利·海卡拉巴德（Saeed Rasouli Heikalabad）|莫杰塔巴·努拉拉扎德（Mojtaba Noorallahzadeh）|奈姆·阿杰卢尼（Naim Ajlouni）|贾达夫·钱德拉·达斯（Jadav Chandra Das）

土耳其伊斯坦布尔阿特拉斯大学（Istanbul Atlas University）工程与自然科学学院计算机工程系

摘要

物联网（IoT）通过实现大量互连设备，正在改变现代计算方式，这些设备应用于智能医疗、交通、环境监测和工业自动化领域。由于这些设备通常在有限的能源预算和恶劣的环境中运行，因此需要超低功耗、紧凑的架构和高可靠性。传统的互补金属氧化物半导体（CMOS）技术由于缩放瓶颈、漏电流、高热量产生和工艺变异性等问题，越来越无法满足这些需求，限制了其在可持续物联网系统中的应用。为了解决这些问题，量子点元胞自动机（QCA）作为一种后CMOS纳米级计算范式应运而生，在这种范式中，二进制信息通过电子配置而不是电流流动来编码。与传统CMOS设计相比，这种方法能够实现超低能耗，并提高对制造相关缺陷的容忍度。在本文中，我们提出了一种基于七个量子单元的原创容错三输入多数投票器（MV3）。该投票器具有100%的单元缺失缺陷容忍度，在单元外沉积条件下具有高达90%的故障抵抗能力，其功耗比现有最佳设计低94.38%。在此基础上，我们使用所提出的MV3门作为主要逻辑单元，重构了多个基于MV3的物联网处理器组件，包括2:1多路复用器、加法器、4位算术逻辑单元（ALU）、4位累加器和4位CPU架构。QCADesigner和QCAPro的分析证实了所提出原语和选定模块级电路的功能正确性、热行为和能量特性，而完整的4位CPU则提供了基于MV3的物联网导向QCA处理的布局级概念验证。

引言

物联网（IoT）已成为近年来最强大的技术范式之一，将数十亿智能设备连接到医疗、交通、工业自动化和环境监控等领域[1]。这些应用依赖于嵌入式处理器，这些处理器需要具备低功耗、小型架构和高容错能力，因为物联网节点通常由有限的电源供电，并置于恶劣环境中[2]。随着物联网生态系统的迅速扩展，迫切需要可扩展、超低功耗且具有缺陷抵抗能力的纳米级处理器[3]。

尽管互补金属氧化物半导体（CMOS）技术在许多高性能和通用计算系统中仍占主导地位，但在超低功耗、高紧凑性和对缺陷敏感的应用中（如大规模系统[4]、[5]），其局限性日益明显。CMOS无法同时实现低功耗、小面积和高容错能力，这突显了新型纳米级计算解决方案的必要性。为了克服这些缺点，本文讨论了量子点元胞自动机（QCA），这是一种后CMOS技术，它不依赖电流流动，而是通过量子单元中的电子分布来编码二进制信息[4]、[5]。这使得QCA具有极低的能耗、极高的电路密度和出色的容错能力，非常适合物联网处理器。我们提出了一种仅由七个单元组成的紧凑型三输入多数投票器（MV3），它可以完全容忍单元缺失故障，在单元外沉积情况下具有90%的鲁棒性，并且功耗比以往的设计低94%。利用这一门电路，我们设计并测试了多个构建模块，如2:1多路复用器、全加法器、4位ALU、累加器、存储器以及最重要的全4位容错CPU。使用QCADesigner 2.0.3对所有设计进行了建模，而QCAPro [6] 和 QCADesigner-E 2.2 [7] 用于分析能耗，以确保严格的功能和热验证。研究结果表明，所提出的基于MV3的QCA架构是紧凑、节能且容错的物联网导向微处理器设计的理想候选者。

本文的贡献如下：

• •
  提出了一种用于低面积QCA逻辑设计的紧凑型七单元容错MV3门。
• •
  对所提出的MV3门进行了单元缺失、单元外沉积、位移和错位缺陷的评估。
• •
  使用QCAPro和QCADesigner-E分析了能耗，以评估所提出结构在低功耗纳米计算中的适用性。
• •
  使用所提出的MV3门实现了核心QCA模块，包括2:1多路复用器和全加法器。
• •
  将设计方法扩展到更高级的模块，包括4位ALU、累加器、存储单元和4位CPU架构。
• •
  结果表明，基于MV3的QCA电路在紧凑、节能和容错的物联网导向纳米电子处理器方面具有潜力。

本文的其余部分组织如下：第2节介绍了QCA技术的基础知识，如单元架构、时钟控制和故障模型。该节还分析了现有的容错多数投票器设计及其局限性。第3节描述了所提出的MV3架构，并强调了该架构在构建物联网导向纳米级处理器中的应用，以及其在能效、面积和容错方面的优势。第4节展示了如何将所提出的门集成到更复杂的组合和顺序QCA电路中，包括多路复用器、全加法器、ALU、存储单元和基于MV3的4位CPU架构，以实现物联网导向的处理。最后，第5节总结了本文的贡献和未来研究方向。

节选

背景与相关工作

本部分通过介绍QCA单元的基础知识、基本门电路、时钟控制和相关技术，来介绍QCA技术。QCA技术是一种新兴的纳米级计算范式，由于其高设备密度和低能耗特性，已成为替代基于晶体管的技术的潜在选择[8]、[9]。它特别适合支持纳米级的高速和低能耗电路设计。

针对物联网应用的提出设计

物联网的快速发展增加了对能够在严格功耗、面积和可靠性约束下运行的处理器架构的需求[1]。许多物联网节点依赖小型电池或间歇性能源；因此，低能耗对于延长设备寿命至关重要。此外，物联网硬件必须在紧凑的物理空间内集成传感、处理和通信单元。这些要求使用传统技术难以满足。

组合与顺序电路设计

在验证了所提出的MV3门的功能正确性、容错能力和能量行为后，本节展示了其作为更复杂QCA电路的基本构建块的适用性。为此，使用所提出的MV3结构开发了组合和顺序架构。组合电路包括2:1多路复用器和全加法器，以验证该门在支持基本逻辑操作方面的能力。

结论与未来工作

本文提出了一种由七个量子单元组成的紧凑型容错MV3门。所提出的MV3表现出强烈的输出极化特性、低面积开销，并且在单元缺失、单元外沉积、位移和错位等关键QCA缺陷条件下表现出强大的鲁棒性。这些结果证实，所提出的MV3可以作为构建紧凑、节能且容错的纳米级数字电路的可靠基础。

CRediT作者贡献声明

莫杰塔巴·努拉拉扎德（Mojtaba Noorallahzadeh）：撰写 – 审稿与编辑、初稿撰写、验证、形式分析。穆罕默德·莫斯莱（Mohammad Mosleh）：撰写 – 审稿与编辑、初稿撰写、可视化。尼玛·贾法里·纳维米普尔（Nima Jafari Navimipour）：可视化、监督、项目管理、概念化。赛义德·拉苏利·海卡拉巴德（Saeed Rasouli Heikalabad）：概念化、形式分析、调查、资源协调。贾达夫·钱德拉·达斯（Jadav Chandra Das）：监督、调查、形式分析。奈姆·阿杰卢尼（Naim Ajlouni）：监督、软件开发、资源协调。赛义德-萨贾德（Seyed-Sajad Ahmadpour）：

利益冲突声明

作者声明他们没有已知的可能会影响本文所述工作的竞争性财务利益或个人关系。