《Micromachines》：Reliability-Aware Microsystem Design; Compensation for an Ultra-Low-Power Current-Reuse LC-VCO
编辑推荐：
激进的工艺微缩导致制造过程波动和晶体管老化效应显著增加，从而严重劣化射频（RF）电路的性能。这些可靠性挑战在压控振荡器（VCO）中尤为突出，其相位噪声和工作频率稳定性都会受到破坏。尽管引入微机电系统（MEMS）致动器的设计策略可借助具有显著更高品质因数（Q）的
激进的工艺微缩导致制造过程波动和晶体管老化效应显著增加，从而严重劣化射频（RF）电路的性能。这些可靠性挑战在压控振荡器（VCO）中尤为突出，其相位噪声和工作频率稳定性都会受到破坏。尽管引入微机电系统（MEMS）致动器的设计策略可借助具有显著更高品质因数（Q）的MEMS变容器或电感来提升VCO性能，但随着时间推移，这种优势会被工艺波动以及老化引起的阈值电压与载流子迁移率漂移逐步削弱。该研究提出了一种超低功耗电流复用压控振荡器（VCO），用于在工艺可变性和可靠性诱导参数漂移条件下维持稳定性能。研究人员采用自检测—校正（SDC）偏置方案实现鲁棒运行，该方案能够感知性能漂移，并通过对VCO核心施加体偏置控制来提供校正反馈。研究推导了解析关系，以表征阈值电压和迁移率变化的影响，并在130 nm互补金属氧化物半导体（CMOS）后版图仿真中验证了该方法。在阈值电压和载流子迁移率发生18%变化的条件下，所提出的SDC方案能够保持振荡频率、相位噪声和品质指标（FoM），同时还能缓解传统电流复用VCO固有的输出幅度不平衡。蒙特卡罗分析（500次运行）表明，该设计对制造不确定性敏感度较低：相位噪声标准差低于0.14 dBc/Hz，振荡频率标准差为210 kHz，FoM标准差为0.4 dBc/Hz。该VCO在0.9 V电源下工作，功耗为175 μW，并在接近2.4 GHz、1 MHz频偏处实现?124 dBc/Hz的相位噪声（FoM ≈ ?199 dBc/Hz）。
该文发表于《Micromachines》，围绕低电压、低功耗、可长期稳定工作的射频（RF）微系统核心单元展开，研究对象是电流复用LC压控振荡器（VCO）。研究背景在于，面向物联网（IoT）、无线传感器网络、无线收发机、化学/生物医学传感器、便携式与植入式设备、即时检测（PoC）以及芯片实验室（LoC）系统的互补金属氧化物半导体（CMOS）集成电路不断向小型化、低电压和低功耗发展。随着CMOS工艺持续微缩，制造偏差、工艺—电压—温度（PVT）漂移以及长期应力引发的器件退化，越来越显著地限制电路性能与可靠性。文中指出，热载流子注入（HCI）、负偏置温度不稳定性（NBTI）以及栅介质击穿等可靠性机制虽然物理起源和时间尺度不同，但最终都会集中表现为两个核心可测参数变化，即阈值电压升高与载流子迁移率下降。这两类变化会直接损害振荡器跨导、振荡建立能力、工作频率和相位噪声，因而在VCO设计中具有基础性影响。
对于VCO而言，这一问题尤为关键。压控振荡器既是无线收发机、频率综合器等RF系统的关键模块，也可作为电容式传感前端中的电容—频率转换核心，还能为微机电系统（MEMS）致动器、MEMS变容器和可变电感相关结构提供激励或实现频率调谐。文中强调，MEMS技术虽然可通过高品质因数（Q）无源器件改善VCO相位噪声和调谐性能，但若驱动它们的VCO本身存在严重的工艺敏感性和老化漂移，那么系统级稳定性仍将受到破坏。尤其在增强现实（AR）眼镜中的微镜驱动等电池供电场景下，振荡器不仅需要稳定，还需要极低功耗。既有研究已讨论HCI和NBTI对VCO相位噪声及调谐范围的劣化，但针对电流复用VCO可靠性漂移的补偿机制，文中认为此前尚缺乏有效解决方案。因此，开展一种兼顾低功耗、鲁棒性和输出平衡的补偿型电流复用LC-VCO研究具有明确必要性。
在方法上，研究人员提出了一种带有自检测—校正（SDC）的电流复用LC-VCO，通过检测振荡器内部因器件失配、阈值电压漂移和迁移率变化引起的性能偏移，再将校正反馈施加到NMOS管体端，以体偏置方式动态调节阈值电压和跨导，从而补偿退化并改善输出幅度不平衡。核心技术方法主要包括：其一，构建基于谐振腔中心抽头节点电压的自偏置检测机制，利用该节点的直流分量为校正支路供偏置，并利用其交流/失衡信息实现漂移感知；其二，采用深N阱（DNW）隔离NMOS体区，使独立体偏置可在射频环境中实现且避免衬底噪声污染；其三，建立阈值电压变化与迁移率变化作用于跨导、起振条件和补偿行为的解析模型；其四，在130 nm CMOS后版图平台上进行PVT角仿真与500次蒙特卡罗分析，以验证工艺偏差和统计失配下的鲁棒性。本文未涉及生物样本或临床样本队列。
研究主体首先从传统电流复用LC-VCO的结构特征与局限切入。传统电流复用结构相较于常规交叉耦合VCO，能够通过PMOS与NMOS在同一半周期同时导通实现电流复用，从而显著降低功耗，并减少公共源节点相关的二次谐波噪声和尾电流源噪声，因此在相位噪声方面具有天然优势。然而，这种拓扑的主要弱点在于结构不对称带来的输出幅度失衡。文中指出，在一个半周期内电路处于电压受限工作区，导致动态电流偏大并诱发跨导失衡，最终造成非对称振荡摆幅。已有方法尝试通过在MN源端加入退化电阻来限制峰值动态电流，使振荡器在整个周期内都尽量处于电流受限状态，从而改善摆幅对称性。但这种方法高度依赖电阻值精度，同时增加功耗、压缩电压余量，并限制摆幅，进而不利于相位噪声表现。研究人员因此转向以体偏置调节代替源退化电阻的策略。
在“Self-Detecting–Correcting (SDC) Circuit”部分，论文提出本文最核心的电路创新。研究人员在谐振电感中心抽头处引出节点电压，并指出该节点包含与输出幅度失衡相关的交流分量及约为电源电压一半的直流分量。通过附加电容改善失衡后，该节点以直流信息为主，可作为SDC电路的自偏置来源，因此无需外加独立偏置电源。该结构利用检测到的偏移来生成体偏置电压
B，施加到MN的体端，通过体效应调制其阈值电压，进而控制MN支路电流与跨导。由于输出幅度不平衡本质上与PMOS、NMOS跨导不一致相关，因此当可靠性退化或工艺偏差引起阈值电压增大、迁移率下降并恶化性能时，中心节点电压会随之变化，SDC支路据此自动调节MN体偏置，实现跨导恢复与摆幅再平衡。文中还说明，为避免体源结正向偏置，体偏置电压必须低于0.4 V，因此电阻与校正晶体管尺寸均围绕该约束优化。研究同时引入深N阱（DNW）NMOS版图方案，使体端可独立偏置而不受P型衬底噪声干扰，这是该补偿策略在高于1 GHz射频环境下具备工艺可实现性的关键。作者还指出，DNW只需额外掩膜和注入步骤，面积开销约为晶体管面积的10%–30%，在模拟/射频CMOS工艺中具有可接受性。
在“Analytical Equations of Threshold Voltage Variation”部分，研究人员从MOS管跨导表达式出发，推导阈值电压漂移如何改变跨导，并进一步影响振荡建立条件。论文用起振条件中PMOS和NMOS总跨导必须克服LC谐振腔损耗这一关系，说明当阈值电压上升时，MN跨导下降，会削弱环路增益并损害起振与稳态性能。随后，文章结合体效应公式，建立体源电压作用下阈值电压变化与跨导校正之间的关系，得到SDC补偿项。该推导说明，补偿的本质是通过体偏置引起的阈值电压反向调制来抵消老化或工艺导致的阈值上升，使跨导恢复接近标称值。文中同时指出，中心节点电压中本身包含输出不平衡信息，因此该补偿不仅修正阈值漂移，也通过跨导均衡改善整体振荡性能。
在“Analytical Equations of Mobility Variation”部分，研究进一步分析载流子迁移率下降对振荡器性能的影响。迁移率降低会直接减小跨导，进而损害起振裕量、频率稳定性和相位噪声。研究人员同样从跨导表达式和检测节点电压变化关系出发，推导了迁移率退化引起的检测量变化及其校正过程。文章说明，虽然迁移率下降原本会削弱MN跨导，但SDC电路通过提高相应体偏置调节量，补偿这一跨导损失，从而在功能上抵消迁移率退化的影响。由此，解析模型统一证明了该方法对两类核心退化参数——阈值电压与迁移率——均具有补偿能力。
在“Post-Layout Simulation Results”部分，研究人员采用130 nm CMOS后版图仿真对理论与电路方案进行验证。文中首先说明，这种验证方式使用代工厂标定模型，属于流片前标准设计验证流程，但仍存在局限，包括难以完全涵盖实际芯片中的随机掺杂涨落、线边缘粗糙度、芯片热梯度以及长期老化模型与真实工作条件之间的偏差，因此最终仍需硅后测试确认。不过，就预流片分析而言，仿真结果已充分支撑文中的理论结论。所设计VCO工作于0.9 V电源，功耗175 μW，版图面积约0.45 mm
2，调谐电压从0 V到0.9 V扫描时，振荡频率范围为2.367 GHz至2.435 GHz。
围绕工艺角稳定性，研究人员考察了TT、FF、SS、SF、FS各类工艺角下自适应体偏置电压的建立行为。结果显示，体偏置电压单调收敛，无振铃、无过冲、无持续振荡，建立时间小于0.35 μs，体现出良好的阻尼响应。瞬态起振结果表明，在SS角下，由于器件跨导偏低、阈值电压偏高，体偏置达到较高数值以提供补偿；而在FF角下，体偏置最低，以防止过高跨导和不必要功耗。重要的是，在所有工艺角中，体偏置均低于0.4 V，未发生正向体偏，同时起振环路增益均满足要求，没有出现起振失败。文章特别指出，若不采用SDC，VCO在SS角以及阈值电压、迁移率发生变化时会失去振荡，而采用SDC后则能在全部工艺角可靠振荡。
在输出特性方面，Figure 9与Figure 10对应的结果显示，2.4 GHz差分输出波形具有良好的幅度平衡，且在整个调谐电压范围内，采用SDC时两端输出幅度比接近1，证明了体偏置补偿不仅用于可靠性漂移抑制，也有效修正了电流复用拓扑固有的幅度失衡问题。这一点是该工作的一个突出贡献，因为它将可靠性补偿与波形对称性优化统一到同一自适应偏置框架中。
在相位噪声方面，文中给出采用与不采用SDC的对比结果：在2.4 GHz振荡频率、1 MHz频偏处，相位噪声分别为?124.1 dBc/Hz和?120.2 dBc/Hz，提升约4 dBc/Hz。论文借助Hajimiri–Lee脉冲敏感函数（ISF）框架解释这一现象：未补偿时，NMOS与PMOS之间的阈值电压失配会带来输出摆幅不对称，使ISF中出现非零直流分量和偶次谐波，从而强化低频1/f噪声向近端相位噪声的上变频；而补偿后输出摆幅恢复对称，ISF直流分量接近于零，偶次谐波受抑，故1/f噪声上变频被明显削弱。这一解释将可靠性补偿、电路对称性和相位噪声改善建立起了明确联系。
在阈值电压与迁移率鲁棒性评估中，研究人员将两者分别扫描至18%的归一化变化范围，并统计对归一化相位噪声、归一化振荡频率和归一化FoM的影响。结果表明，在18%阈值电压变化和18%迁移率变化下，归一化相位噪声灵敏度分别仅为0.148%和0.028%，说明相位噪声基本未被劣化，甚至出现轻微改善；振荡频率变化仅为0.041%，显示频率高度稳定；FoM分别改善2.02%和0.037%，原因在于相位噪声和工作频率保持稳定，同时在某些变化趋势下功耗有所下降。该结果直接证明，SDC方案可在可靠性诱导参数漂移存在时维持VCO关键指标稳定。
为进一步评估统计稳定性，论文进行了500次蒙特卡罗仿真。结果显示，在1 MHz频偏处，相位噪声波动小于0.14 dB，且所有运行中都没有出现振荡丢失或起振失败，表明环路增益稳定性良好。振荡频率、功耗和FoM的标准差分别为210 kHz、23 μW和0.44 dBc/Hz，说明设计对制造波动和器件失配具有较低敏感性。结合与其他近期VCO工作的比较，作者指出，该设计在较低电源电压下实现了较低功耗和较好的相位噪声，因而具备有竞争力的FoM。文中也解释了芯片面积相对较大的原因：LC-VCO面积主要由电感决定，较低工作频率通常需要更大电感以维持足够Q值；此外，DNW结构虽然提升了体偏置灵活性和噪声隔离能力，但也带来额外面积开销。
综合讨论部分，本文的意义主要体现在三个层面。首先，在问题建模上，研究将多种可靠性老化机制和静态工艺偏差统一归约为阈值电压与迁移率两个核心参数变化，使可靠性分析与补偿设计具有简洁而普适的基础。其次，在电路实现上，研究提出了自偏置、自检测、自校正的一体化体偏置方案，不仅克服了传统源退化电阻方法带来的头间裕量和功耗问题，还兼顾了幅度平衡与可靠性稳定。再次，在应用价值上，该设计特别适用于低功耗RF微系统、VCO型传感接口及MEMS驱动场景，因为这些场景不仅要求高频信号源，还要求长期、重复、低漂移运行。文章同时保持谨慎，明确指出现阶段结论基于后版图仿真，硅后制造与实测表征仍是未来工作方向。
研究结论部分可译述为：本文提出了一种采用SDC体偏置方案的补偿型电流复用LC-VCO，用于在阈值电压和迁移率变化条件下保持稳定运行。其工作原理通过解析推导得到支持，并通过130 nm CMOS后版图仿真验证，包括PVT分析和500次蒙特卡罗分析。所提出方案能够缓解可靠性诱导的参数漂移，同时改善电流复用拓扑固有的输出幅度平衡。该VCO工作于0.9 V电源，功耗为175 μW，在接近2.4 GHz、1 MHz频偏处实现?124 dBc/Hz相位噪声，对应FoM约为?199 dBc/Hz。
