开放型DRAM模型第一部分：4F2 VCT DRAM的跨层器件、阵列与电路分析，以及BL到BL耦合的缓解方法

《IEEE Journal on Exploratory Solid-State Computational Devices and Circuits》：Open DRAM Model Part I: Cross-Layer Device, Array, and Circuit Analysis with BL-to-BL Coupling Mitigation for 4F2 VCT DRAM

　　

摘要：

随着DRAM向4F2垂直通道晶体管发展，器件、阵列及电路层面的设计权衡发生了根本性变化。然而，目前缺乏与最新行业趋势相匹配的开源DRAM器件模型，这限制了研究领域的创新进展。在本研究中，我们提出了一个“开源DRAM模型”，并展示了其在4F2垂直通道晶体管的跨层建模与分析中的应用，涵盖访问器件静电特性、阵列寄生效应、检测裕度、干扰机制以及CMOS绑定阵列架构下的外围集成问题。基于公开信息，我们构建了经过TCAD校准的简化模型和阵列级分析框架。分析表明，虽然4F2垂直通道晶体管因位线电容降低和初始检测裕度增加而具有优势，但严重的位线间直接耦合成为首要瓶颈，导致检测失败。为解决这一问题，我们评估了两种互补的缓解策略：（i）单元级部分位线屏蔽方案；（ii）电路级折叠式扭转位线检测放大器拓扑结构。所提出的部分屏蔽方案能够在抑制耦合与减少位线电容之间实现平衡，即使在最坏情况（6.28σ）下也能恢复正的检测裕度。此外，折叠式扭转位线检测放大器即便在没有单元级屏蔽的情况下仍能保证稳定的检测性能，同时通过有效的差分耦合消除技术降低了检测延迟（常规随机周期时间：基准型D1b为21.5纳秒，4F2垂直通道晶体管型号为12.0纳秒）。通过提供量化的设计指导，本研究为未来4F2垂直通道晶体管DRAM技术的研发以及系统与技术的协同优化奠定了实用基础。