用于先进半导体封装中微细微孔制造的味之素积层膜等离子体干法刮取技术

《Materials Science in Semiconductor Processing》：Plasma dry desmear of Ajinomoto build-up film for fine micro-via fabrication in advanced semiconductor packaging

　　

Gyulee Kim|Sunbum Kim|Kyoung Yeon Min|Young Ju Han|Soonoh Jeong|Mooseong Kim|Changhwan Choi

韩国首尔汉阳大学材料科学与工程系

摘要

随着对高性能计算和人工智能应用需求的不断增加，具有高I/O密度的先进半导体封装技术的发展也日益加速。味之素积层膜因其较低的介电常数和热膨胀系数，被广泛用作重分布层中的介电材料。然而，用激光钻蚀味之素积层膜时会产生由二氧化硅和聚合物树脂构成的残留物，这些残留物会降低微孔结构中铜的附着强度并影响信号稳定性。本研究探讨了一种利用CF₄/O₂/Ar气体进行的等离子体干法去残渣工艺，旨在有效去除残留物同时尽量减少孔洞的膨胀。通过CCP-RIE设备，系统分析了不同孔径和等离子体气体组成对去残渣效果的影响。能量分散X射线光谱分析显示孔底存在含硅残留物。添加氩气可增强物理溅射效应，提高去残渣效率。聚焦离子束扫描电子显微镜分析表明，优化后的干法去残渣工艺能够有效去除残留物并抑制孔洞膨胀。与传统的湿法去残渣工艺相比，等离子体干法去残渣工艺可使孔洞膨胀程度减少约2?μm，这对于制造细间距微孔而言至关重要。这些结果表明，等离子体辅助干法去残渣工艺为下一代高密度先进封装技术提供了良好的解决方案。

引言

移动设备、汽车领域以及人工智能等技术的发展，使得对高性能设备的需求不断上升。尽管人们一直在努力缩小设备尺寸以实现高效低功耗的计算，但经过多年发展后，摩尔定律所带来的物理限制愈发明显。此外，在前端制造阶段缩小设备尺寸所带来的成本也在以指数级速度上升[1]。因此，当前的研究更多地将注意力转向提升芯片级封装技术，以此来增强器件集成度，而非继续缩小单个芯片的尺寸[2,3]。通过集成电路封装技术，可以在几平方毫米的有限空间内集成数十亿个晶体管，从而满足人们对高效能设备的需求。同时，随着数据传输量的增加，I/O接口的数量也随之增多，这在电子封装中带来了处理大量I/O接口的难题。这一问题亟需在未来的研究中得到深入探讨。

一种名为2.xD封装的技术通过芯片之间的垂直互连来提升I/O密度。在这种集成配置中，需要分多层制作印刷电路板以及绝缘积层膜材料[4]。在此过程中，首先在积层材料上制造出孔洞，然后再通过化学镀铜和电镀铜工艺形成重分布层，从而实现芯片间的互连[5]。

常见的积层膜材料包括二氧化硅、光刻型介电材料以及味之素积层膜。二氧化硅的耐热性较差，容易带来耐用性方面的问题；而光刻型介电材料的铜附着力较弱，难以形成复杂的多层结构[6]。相比之下，味之素积层膜具有诸多优势，是最具前景的积层膜材料。该材料具有优异的低k值特性，有助于提升数据处理速度、减少串扰并提高信号 fidelity。此外，其较低的热膨胀系数也有助于提升耐热性，这是实现更高集成度的重要因素。而且，该材料的表面极为光滑[[7], [8], [9]]。铜种子层与味之素积层膜基底之间的附着力对于形成重分布层至关重要[10]。如果附着力不足，那么在电镀铜之后为了形成重分布层而对种子层进行蚀刻时，线路就有可能从味之素积层膜基底上脱落[5]。虽然提高铜/味之素积层膜界面的表面粗糙度有助于增强附着力，但过高的粗糙度可能会对小尺寸孔洞产生不良影响，因为这会导致信号散射以及由趋肤效应引发的辐射，尤其是在高频信号传输时[11]。因此，保持适度的表面粗糙度十分重要。随着半导体封装集成密度的提升，对高密度、小尺寸孔洞的需求也在不断增加，以便容纳越来越多的I/O接口。这些孔洞大多是通过激光技术在味之素积层膜基底上加工而成的[12,13]。不过，激光加工会在孔洞边缘和底部附近留下残留物，即所谓的残渣[14]。这些残渣的存在会降低铜种子层与味之素积层膜基底之间的附着力，从而给制造细小孔洞以及线/间距图案带来困难。因此，必须采用去残渣工艺来清除这些残渣。由于这些残渣由味之素积层膜中的二氧化硅和树脂成分构成，其形态多样，因此需要结合物理和化学方法才能将其彻底清除[12,14]。

去除残渣主要有两种方法：湿法和干法。湿法可能会增加孔洞膨胀程度和表面粗糙度，因此不太适用于各种类型的薄膜[15]。所以，有必要开发更先进的干法去残渣技术。在干法去残渣中，通常会使用氙气进行光刻去残渣处理，但氙气是一种稀有气体，且不环保[16]。作为更有效的替代方案，我们提出了一种利用电容耦合等离子体-反应离子刻蚀设备进行等离子体干法去残渣的方法。等离子体刻蚀过程会受到工艺压力、气体流量以及工艺功率等多种参数的影响，因此需要精确控制[17,18]。本研究通过应用等离子体刻蚀技术来探讨干法去残渣工艺。研究味之素积层膜在不同等离子体工艺参数下的刻蚀行为以及去残渣效果，对于推动等离子体干法去残渣技术的发展具有重要意义。在本研究中，通过干法刻蚀来开展去残渣工艺，以此评估其相较于传统湿法刻蚀的优势。湿法刻蚀虽然成本低廉且操作简单，但其强烈的各向同性刻蚀特性会给细间距结构带来制造难题。而干法刻蚀在这方面则具有明显优势，因为可以通过精确调节气体成分、功率和压力等关键工艺参数，从而优化表面粗糙度并提升各向异性刻蚀效果。这些优点使得干法刻蚀成为下一代互连结构制造领域的理想选择，因为在这些应用中，对微观结构的完整性有着极高的要求[19]。此外，本研究还成功利用等离子体刻蚀机制清除了味之素积层膜基底上的残渣，同时控制了孔洞的膨胀程度。预计本研究的成果将为未来封装技术的发展起到重要作用。在用激光对味之素积层膜进行钻孔和去残渣处理的过程中，二氧化硅和树脂的去除速率存在差异，这会导致孔壁的表面粗糙度增加以及形态发生变化。这些变化会使孔的锥角增大，进而影响T/B比率。在本研究中，T/B比率是指孔底直径与孔顶直径的比值，数值越小说明锥角越大。随着锥角的增大，由于信号失真和阻抗不匹配现象加剧，信号的传输效率和准确性都会下降[20]。

章节节选

实验部分

图1展示了干法去残渣工艺的示意图。这种工艺流程被用于2.xD封装基板的制造。首先，通过层压技术将味之素积层膜（半固化的GXT62）施加在铜覆层板基底上，这样就得到了厚度为10?μm、处于半固化状态的味之素积层膜基板。在这一步之后，再使用紫外激光在味之素积层膜基板上钻出不同尺寸的孔洞，尺寸分别为10?μm、20?μm等

结果与讨论

味之素积层膜基板的刻蚀效果受到CCP-RIE设备中的等离子体功率以及气体比例的显著影响。在CF₄和O₂的气体比例保持为4:1的条件下，将等离子体功率从300瓦特提高到400瓦特，刻蚀速率会随之上升，如图3(a)所示。在评估等离子体功率时，采用了CF₄:O₂比例为4:1的固定条件作为参考，这一比例并非最优的气体组合。较高的等离子体功率能够促进反应物质更快地发生作用

结论

本研究证明，等离子体干法去残渣工艺能够有效去除味之素积层膜孔洞中的残渣，同时尽量减少孔洞的膨胀。CF₄和O₂有助于去除含有硅元素和树脂成分的残留物，而增加氩气的含量则可通过强化物理溅射效应和离子轰击作用来进一步提升去残渣效果。在湿法和干法去残渣工艺中，较小的孔洞底部膨胀程度更大，从而导致T/B比率上升。与湿法去残渣相比，干法工艺能够减少孔洞的膨胀程度

作者贡献声明

Gyulee Kim：数据整理、正式分析、实验研究、方法设计、初稿撰写。Sunbum Kim：数据整理、正式分析、方法设计。Kyoung Yeon Min：数据整理、正式分析。Young Ju Han：资源提供。Soonoh Jeong：资源提供。Mooseong Kim：资源提供。Changhwan Choi：概念构思、项目管理、监督指导、结果验证、初稿撰写以及审稿修改。

利益冲突声明

作者声明，他们不存在任何可能影响本文研究结果的已知财务利益关系或个人关系。

致谢

本研究得到了LG Innotek有限公司的CTO部门（编号KT23-K399546-0100）的资助。此外，该研究还获得了由科学、信息通信与未来规划部资助的韩国国家研究基金会（NRF）的支持，相关项目编号为RS-2024-00509266、RS-2023-00260527和RS-2024-00407291，同时还得到了工业创新人力资源发展计划的资助，项目编号为RS-2024-00410066