用于数字测试环境中检测复杂动态SRAM故障的硬件环境监控技术

《Microprocessors and Microsystems》：A Hardware Context Monitoring for Testing Complex Dynamic SRAM Faults in Digital Test Environment

　　

Dorian Ronga|Eric Faehn|Patrick Girard|Arnaud Virazel

LIRMM - 蒙彼利埃大学/CNRS，法国蒙彼利埃

摘要

随着内存组件尺寸的缩小，它们对制造缺陷和非理想情况的敏感性增加，这些缺陷与非理想情况涉及复杂的电气效应。由此带来的故障机制的复杂性以及用于检测这些故障的测试方法也日益复杂。为应对这种日益增长的复杂性，人们开始研究新的内存测试范式，比如在数字测试环境中对内存的功能和结构进行测试，并利用故障模拟器（FS）或自动测试模式生成器（ATPG）等强大的测试工具。虽然先前的研究已经证明了数字测试方法在静态随机存取存储器（SRAM）测试中的可行性，但所能处理的记忆故障类型较为有限。本文提出了硬件上下文监控（HCM）数字测试方法，该方法能够在数字测试环境中检测高复杂度的动态内存故障。文中介绍了几种HCM测试模块，以展示该测试方法在处理动态读取破坏性故障（dRDF）和电阻型地址解码器开路故障（r-ADOF）方面的能力。

章节摘录

引言

随着技术节点的不断缩小，现代纳米级SRAM对制造缺陷的敏感性逐渐增加[1,2]，这使得这些组件不仅容易受到制造过程中的“硬缺陷”（如开路和短路缺陷、轨迹不连续等）的影响，还会受到制造非理想因素（如材料横截面的变化）的影响，从而导致复杂的故障机制[3,4]。

检测已制造内存的一种常见且有效的方法是对其功能进行测试

用于测试的数字SRAM

为了在数字测试环境中对内存的功能或结构进行测试，需要有一个内存的数字表示形式。这种数字SRAM表示形式可作为数字基底，使数字测试工具能够比模拟版本更真实地传递信息，从而可靠地评估测试算法。此外，出于测试目的，数字内存模型的结构必须足够详细，以便准确识别故障

硬件上下文监控测试方法

HCM方法的思路是设计一种模块化的数字测试模块，在测试过程中监测主机电路的信号，以此判断测试流程是否满足了某种结构缺陷或复杂功能故障（如动态故障）的触发条件与检测条件。尽管所设计的HCM测试模块可以被集成到实际制造的电路中，但该测试方法最初是为虚拟数字测试环境而开发的。它

动态读取破坏性故障的实验验证

为了验证HCM测试方法，并展示其在数字测试框架中处理复杂故障机制的能力，本文提出了一种HCM测试模块实现方案，用于检测4×4数字SRAM中动态读取破坏性故障FFM的两种故障类型。选择4×4矩阵大小是为了让验证结果更为简洁，不过该矩阵大小也可以根据需要进行调整。

在接下来的实验中

电阻型地址解码器开路故障的实验验证

在本节中，我们旨在评估由有缺陷的内存地址结构引发的动态内存故障。这类故障非常有趣，因为它们可能涉及复杂的故障机制（如敏感化、传播方式、屏蔽效应等）。本研究选用的故障模型是电阻型地址解码器开路故障（r-ADOF）[18,19]。这类故障可能是由于解码器逻辑门中的电阻缺陷导致的，这类缺陷会使得解码器的关闭过程出现延迟

结论与后续工作

本文介绍了我们在硬件上下文监控测试方法[15]方面的研究进展，该方法能够在合理的处理时间内检测数字环境中的复杂动态内存故障。该方法的要点在于开发HDL测试模块，用于监测主机电路（如数字SRAM模型[13]）的运行情况，从而检测该电路中可能出现的故障的触发条件与检测条件。这些HCM测试模块与各种数字测试工具兼容，

利益冲突声明

作者声明，他们不存在任何可能影响本文研究结果的已知财务利益冲突或个人关系。

致谢

本项工作得到了法国国家研究署（ANR）在ANR-22-CE24-0014 QUALMEM项目（利用机器学习确保先进及新兴存储技术的质量）框架下的资助。

Dorian RONGA于2021年在法国蒙彼利埃大学获得电子工程硕士学位，专业方向为集成电路系统。毕业后他担任研发数字设计工程师，目前正在法国国家科学研究中心（CNRS）攻读博士学位，同时在与蒙彼利埃计算机科学、机器人技术与微电子实验室（LIRMM）的微电子部门合作开展研究