沉积方法对多晶硅通道中晶界排列及关态漏电流的影响

《Crystals》：Effect of Deposition Method on Grain Boundary Alignment and Off-State Leakage in Polycrystalline Silicon Channel

　　

摘要

多晶硅因其工艺兼容性及出色的可制造性，被视为用于三维堆叠存储架构的理想通道材料。然而，由于晶界处的局部电场和陷阱状态，其载流子迁移率较低，关态电流（I_off）较高，这些固有缺陷限制了它的实际应用。在本研究中，对比分析了通过溅射法和低压化学气相沉积法（LPCVD）制备的硅膜的结构特性，包括结晶行为和晶粒形态。拉曼光谱和横截面透射电子显微镜分析结果表明，经过800 °C退火的LPCVD多晶硅具有超过95%的结晶度，且呈现柱状晶粒结构。基于这一结构优势，研究仅针对基于LPCVD技术的器件进行了晶体管级别的电学特性测试。测试结果显示，退火后多晶硅的I_off值与通道宽度有关，当通道宽度小于平均晶粒尺寸时，归一化后的I_off值更低。此外，在采用窄通道宽度的三维堆叠存储器件中，具有柱状结构的较大晶粒尺寸仍能保持较低的I_off水平。