《Electronics》：CSA-PTR: Context-Aware Feature Splitting and Polarized Topology Refinement for Reliable Selective Propagation in Graph Neural Networks
编辑推荐：
研究人员提出了一种具备可变步长控制与瞬态增强（TE）技术的11位线性跟踪数字低压差（DLDO）稳压器，旨在实现低输出电压过冲/下冲及高电流效率。为解决溢出问题并实现多步协同调节，研究人员设计了一种新型馈送/借用双向移位寄存器（SR）阵列。基于标准65纳米互补金
研究人员提出了一种具备可变步长控制与瞬态增强（TE）技术的11位线性跟踪数字低压差（DLDO）稳压器，旨在实现低输出电压过冲/下冲及高电流效率。为解决溢出问题并实现多步协同调节，研究人员设计了一种新型馈送/借用双向移位寄存器（SR）阵列。基于标准65纳米互补金属氧化物半导体（CMOS）工艺，该设计的有效核心版图面积为2960平方微米；后仿真结果显示，该DLDO消耗21微安静态电流，提供最大15毫安负载电流，峰值电流效率达99.87%。在1伏输入、0.9伏输出条件下，满载阶跃变化时最大电压过冲/下冲仅为40毫伏，相应的过冲/下冲比率为4.4%。该DLDO实现了高分辨率、快速瞬态响应、低电压纹波以及极具竞争力的品质因数（FOM），适用于低功耗和高精度电源管理应用。
论文解读：面向高性能电源管理的线性跟踪DLDO稳压器研究
随着数字与智能集成电路的飞速发展，稳定且高效的电源管理已成为决定系统性能的关键要素。电压调节技术作为电子系统的核心组件，负责维持输出电压的稳定以保证设备正常运行。在各类稳压器中，线性跟踪数字低压差（DLDO）稳压器因其高精度、高效率、低功耗及结构简单等优势而备受关注。然而，传统DLDO在面对输入电压波动和负载突变时，往往会出现输出电压波动，从而削弱系统的稳定性与性能。特别是依赖固定步长线性搜索的传统架构，其有限的调节精度导致了过长的稳定时间。此外，固定步长结构在调节速度与电压纹波之间存在矛盾，且移位寄存器阵列在极端调节条件下极易发生溢出，严重制约了整体性能。为了克服这些局限，研究人员针对突发负载跳变引起的电压过冲与下冲这一核心挑战，开展了一项关于集成可变步长控制与瞬态增强技术的线性跟踪DLDO的研究，旨在显著提升系统的瞬态响应能力与调节精度。
为实现上述目标，研究人员采用了多项关键技术方法。首先，设计了基于自适应步长调整的数字控制算法，以平衡建立时间与调节精度；其次，引入了基于连续时间比较器阵列的瞬态增强模块，以快速抑制电压波动；最后，构建了具备馈送/借用逻辑的双向移位寄存器阵列，以解决多步调节中的溢出问题。该设计采用标准65纳米CMOS工艺进行物理实现，并通过Cadence Virtuoso完成版图设计与后仿真验证，所有改进均在最小化硬件开销的前提下实现了清晰且鲁棒的整体电路结构。
研究结果详细展示了该DLDO各核心模块的电路实现及其卓越的性能表现：
在比较器阵列方面，研究人员采用了连续时间比较器对输出电压进行量化。该比较器由前置放大级、放大级和恢复级构成，采用多级级联结构以获得高放大增益，并实现了全自偏置，无需额外的辅助偏置电路。阵列包含三个分别对应不同参考电压的连续时间比较器，通过设定不同的电压阈值区间来触发瞬态增强模块或主控制环路，确保系统在稳态与瞬态下的精准切换。
在步长调整电路方面，研究人员摒弃了传统的固定步长搜索法，提出了一种新颖的步长调节设计。该模块通过比较连续两个周期的比较信号来判断输出电压与目标值的偏差程度。当偏差较大时，系统复位计数器以恢复最大步长进行粗调；当输出电压跨越参考电压时，则减小步长进行微调。这种机制在不增加建立时间的情况下显著提升了DLDO的分辨率，且无需额外的参考电压比较器或控制码复位操作。
在具备馈送/借用逻辑的双向移位寄存器阵列方面，研究人员解决了多步移位寄存器阵列的溢出难题。该阵列采用温度计码格式存储数据，并设计了跨级的协调联动机制。当某一级移位寄存器发生正向或负向溢出时，馈送/借用逻辑会触发更高一级的移位寄存器并使能，同时翻转当前级的移位方向。这种多级可传输的联动机制不仅克服了溢出问题，还打破了小步长受限于自身寄存器长度的限制，大幅扩展了调节范围，最终实现了11位的高分辨率。
在瞬态增强电路方面，研究人员在传统时钟触发控制的基础上，插入了独立的瞬态增强模块。由于比较器的连续时间特性，一旦输出电压偏离稳定区域，UP或DOWN信号会瞬时生成，直接控制功率晶体管的开关以强制拉升或拉低输出电压，而无需等待时钟信号。该模块在输出电压进入稳定区域后会迅速禁用，以避免过度调节干扰主控制环路，从而在保证快速响应的同时确保系统的稳定性。
在版图与仿真结果部分，研究人员基于65纳米CMOS工艺完成了物理设计，总芯片面积为400微米×400微米，有效核心面积约2960平方微米。后仿真结果表明，该DLDO在1伏输入、0.9伏输出条件下，于50微安至15.05毫安的满载阶跃变化中，最大下冲仅为40毫伏，建立时间约为1.25微秒；最大过冲为34毫伏，建立时间约为1.8微秒。此外，该设计在参考电压跟踪与电源电压波动测试中均表现出极快的响应速度（0.7微秒内）与微小的电压偏差（小于40毫伏）。在能效方面，其静态电流稳定在21至24微安之间，在15毫安最大负载下实现了99.87%的峰值电流效率。综合各项指标，该设计的FOM1和FOM2分别达到4.45皮秒和0.067皮法，性能优于多数同类先进设计。
讨论与结论部分指出，这项研究成功实现了一种集成了可变步长控制与瞬态增强技术的高分辨率线性跟踪DLDO稳压器。研究人员通过引入新型双向移位寄存器阵列与连续时间瞬态增强模块，有效优化了调节分辨率与收敛时间，并彻底解决了移位寄存器溢出的风险。基于65纳米CMOS工艺的后仿真验证表明，该设计兼具11位高分辨率、低静态功耗、高达99.87%的电流效率以及低至4.4%的电压过冲/下冲比率。这些优势使其成为数字与智能集成电路中低功耗、高效率及高精度片上电源管理的理想解决方案。未来，研究人员将进一步探索将该DLDO集成至全自供电的能量收集系统中，并致力于实现全异步控制环路，以降低功耗并推动其在下一代超低功耗物联网节点及可穿戴电子设备中的应用。
