《Chinese Journal of Electronics》：PowerMG: Early-Stage Dynamic Power Estimation in HLS FPGA via Multi-Grained GNN Information
编辑推荐：
准确的现场可编程门阵列（FPGA）动态功耗估计 inherently 耗时，通常需要在面向功耗的优化循环中进行迭代评估，显著延长了设计周期。现有的基于图神经网络（GNN）的功耗估计方法主要依赖于以节点为中心（node-centric）的GNN架构，且需要寄存器
准确的现场可编程门阵列（FPGA）动态功耗估计 inherently 耗时，通常需要在面向功耗的优化循环中进行迭代评估，显著延长了设计周期。现有的基于图神经网络（GNN）的功耗估计方法主要依赖于以节点为中心（node-centric）的GNN架构，且需要寄存器传输级（RTL）实现流程，计算成本高且时间密集。为解决这些局限性，研究人员提出PowerMG，一种新型动态功耗估计框架，利用电子设计自动化（EDA）工具的早期阶段信息，具体来自高层次综合（HLS）前端和后端，绕过对RTL级数据的需求。研究人员只需通过HLS流程获取图数据，然后将其输入功耗估计模型，跳过功耗推断中耗时的RTL实现阶段。PowerMG的关键创新在于利用多粒度GNN信息。GNN每一层的功耗估计值构建于不同的GNN感受野（receptive field）之上。此外，研究人员引入一种互补聚合机制，融合以边缘为中心（edge-centric）和以节点为中心的层，缓解邻域信息损失并增强模型的表征能力。这种双聚合策略经实验验证对功耗估计任务有效。实验结果表明，PowerMG实现了优越的估计精度和强泛化能力。其在PolyBench基准测试套件的9个子集中的8个上优于现有方法，并在单模型模式下相对PowerGear提升4.74%，凸显了其有效性和可迁移性。
该研究旨在解决FPGA设计中动态功耗估计耗时过长的问题。FPGA因其可编程性和短上市时间而广受欢迎，但其动态功耗开销高达等效专用集成电路（ASIC）实现的7倍至14倍。准确的FPGA功耗估计需要获取基于向量的门级仿真信号活动，以及通过基于RTL的实现流程获取物理组件测量值，包括综合、布局布线等步骤。设计人员还需在面向功耗的优化循环中重复此过程以寻找最优设计，导致设计周期冗长。
现有基于机器学习的功耗估计方法虽能加速估计过程，但仍需RTL仿真信息，且主要依赖GNN的功耗估计方法多基于节点中心架构并需RTL实现流程。部分研究尝试使用EDA工具的早期阶段信息，即HLS级信息进行功耗估计以跳过RTL流程。HLS设计空间探索技术可自动生成不同权衡的硬件加速器，但不同应用具有不同数量和类型的合成选项（knob），且应用特定信息各异，模型能否应用于新应用或设计存疑。PowerGear作为基于图学习的FPGA HLS功耗估计方法，仅 chenggong 利用HLS结果构建异构图，但其异构边缘中心GNN（HEC-GNN）仅采用边缘中心邻域聚合，可能导致部分节点邻域信息丢失。
为增强FPGA HLS早期动态功耗估计的准确性，研究人员提出利用多粒度GNN信息。由于不同GNN层中节点的聚合深度不同，即各层节点具有不同的感受野，中间层生成的特征嵌入包含互补的、粒度多样的信息，这些信息在推断被推迟至最后一层时会被丢弃。基于这一观察，研究人员引入PowerMG框架，从每个GNN层收集多粒度知识。具体而言，PowerMG将全局元数据与每层的潜在表示融合，从该层的感受野产生独立的功耗估计，随后通过非加权平均聚合所有层估计值得出最终预测。与PowerGear仅在最后一层生成功耗估计相比，PowerMG充分挖掘了来自不同层的多粒度信息。
该研究的数据来源于PolyBench基准测试套件，包含Atax、Bicg、Gemm、Gesummv、2mm、3mm、Mvt、Syrk、Syr2k共9个子集。硬件设计使用Vivado和VivadoHLS 2018.2开发，并在Xilinx Ultrascale+ ZCU102 FPGA板上以100 MHz频率实现。真实功耗值通过RTL实现流程后在FPGA上实际测量获得。
研究人员采用三项关键技术方法：第一，多粒度层损失（multi-grained-layer-loss）策略，即MG-GNN架构，在每层融合全局元数据并基于对应感受野产生层-wise功耗估计，最终通过平均所有层估计值进行预测；第二，双聚合策略，同时采用边缘中心邻域聚合（HECConv层）和节点中心邻域聚合（GraphConv层），以避免单一聚合范式导致的信息损失；第三，集成学习策略，通过10折交叉验证融合三个不同随机种子训练的模型输出。
在估计精度与现有方法比较方面，研究人员将PowerMG与GCN、GraphSage、GraphConv、GINE、HL-Pow及PowerGear在PolyBench数据集上进行动态功耗估计性能比较。采用留一法验证策略，即每次将九个子集中的一个作为测试集，其余八个用于训练。结果显示，PowerMG在9个数据集中的8个上优于所有其他方法，证明了方法的有效性和良好的可迁移性。特别是在集成模式下，PowerMG在8个子集上优于PowerGear。单模型模式下，PowerMG在7个子集上优于PowerGear，平均相对提升4.74%。仅Mvt子集上单模型表现稍逊，但该子集在集成模式下PowerMG仍优于PowerGear。
在PowerMG策略有效性验证方面，研究人员通过逐步添加策略验证多粒度层损失、双聚合策略和集成学习三项策略的有效性。结果表明，每项策略的添加均带来性能提升。PowerGear仅使用三层HECConv层达到最佳效果，更多层反而会损害性能；而PowerMG通过双聚合策略增加额外的GraphConv层，实现了边缘中心与节点中心消息传递的同步，从而利用更丰富的邻域信息。
研究结论部分，研究人员指出PowerMG是一种HLS级动态功耗估计器，利用从GNN每一层提取的多粒度表示进行训练和动态功耗预测，以提高FPGA HLS的早期功耗估计精度。通过在每个深度融合全局元数据并聚合层-wise预测，模型捕获了当估计被推迟到最后一层时会被丢弃的异构感受野信息。研究证明了使用多粒度GNN信息进行动态功耗估计的重要性。为保留纯边缘中心消息传递中衰减的邻域知识，提出的双聚合策略同时利用边缘中心邻域聚合层和节点中心邻域聚合层，并证明两种聚合对功耗估计任务具有互补性。实验表明，该动态功耗估计方法有效且具有良好的可迁移性。该论文发表于《Chinese Journal of Electronics》。
