芯片小片间高效避障路由方法：基于芯片小片设计的晶粒间互连解决方案

《ACM Transactions on Design Automation of Electronic Systems》：Chiplet-Escape: An Efficient Obstacle-Avoiding Escape Routing Method for Die-to-Die Interconnections in Chiplet-Based Designs

　　

摘要AI总结

要查看此由AI生成的总结，您需要拥有高级访问权限。

了解更多信息登录

摘要

摘要

基于芯片块的设计，也称为多芯片系统，带来了一种新的设计理念，使得集成度与性能都能得到显著提升。不同芯片块之间的互连对于这类设计的成功至关重要，而通常会采用逃逸布线方法来满足网络连接需求。传统的逃逸布线方法大多基于整数线性规划或拆分重布线优化，但由于芯片块设计中存在高密度的单层互连以及各种障碍物，这些方法效率较低。本研究提出了一种专为芯片块设计中的芯片块间互连设计的高效避障逃逸布线方法，名为Chiplet-Escape。Chiplet-Escape将复杂的布线过程分解为多个具有马尔可夫性质的连续阶段，每个阶段的优化仅依赖于前一阶段的布线结果。该方法要求在每个阶段内移动所有网络，以确保该阶段所有网络的布线结果确定，从而能够根据现有结果准确评估并确定下一阶段的布线方案，避免了传统顺序布线方法因布线视角不完整而频繁进行的拆分重布线操作，提升了布线效率。实验结果表明，与现有的最先进商业布线工具相比，Chiplet-Escape不仅具备较高的布线能力，还能将运行时间缩短88%。

AI总结

AI生成的总结（实验性）

此总结是由自动化工具生成的，未经文章作者撰写或审核。它旨在帮助读者发现相关内容、判断文章相关性，以及让相关领域的读者理解本文内容。它是对作者提供的摘要的补充，后者仍是文章的核心总结。完整文章才是最具权威性的版本。点击此处了解更多。

点击此处，可以对该总结的准确性、清晰度及实用性发表意见。您的反馈将有助于改进未来的总结版本。

要查看此由AI生成的通俗语言总结，您需要拥有高级访问权限。