基于偏置解耦方法的高隔离度相变射频开关设计

《Chinese Journal of Electronics》：Design of High-Isolation Phase-Change Radio Frequency Switch Based on Bias Decoupled Method

　　

本文介绍了基于相变材料锗碲化合物（GeTe）的高隔离度射频（RF）开关的设计与制造。该研究提出了一种偏置解耦方法，以有效减轻寄生耦合。所提出的设计从根本上不同于传统方法，它策略性地将共面波导（CPW）一端的地平面与相邻的偏置端口互连。这种配置显著减小了RF与加热路径之间的耦合电容，从而最小化了偏置线对高频响应的干扰，并增强了整体隔离度。此外，相变层被配置为并联连接的GeTe块，以降低插入损耗。研究人员通过迭代设计优化了GeTe开关的RF性能，并进行了实验表征。测量结果表明，该开关在从直流（DC）到43.5 GHz的频率范围内实现了超过30 dB的隔离度和低于1.8 dB的插入损耗，估计截止频率约为6 THz。这些性能特征突显了其在毫米波应用中的潜力。

论文解读文章

**研究背景与问题**
射频开关是微波信号传输中的可重构前端元件，广泛应用于雷达系统、卫星通信和物联网。当前主流技术包括PIN二极管、场效应晶体管（FET）和微机电系统（MEMS），但各有局限：FET存在低击穿电压、高插入损耗和显著非线性；PIN二极管正向偏置电流导致功耗较大；MEMS开关则面临尺寸大、驱动电压高、寿命短等问题。近年来，基于相变材料（PCM）锗碲化合物（GeTe）的射频开关展现出与MEMS相媲美的性能，且具备高关断/导通电阻比、小型化、易集成和零静态功耗等优势。然而，随着5G/6G无线通信技术的发展，对高隔离度射频前端和宽带系统的需求日益增长，尤其在毫米波频段，信号隔离度不足会导致干扰和通信质量下降。现有GeTe射频开关在DC-40 GHz频段隔离度通常超过20 dB，但在更高频率下由于传输线结构和寄生电容的影响，隔离度显著恶化。为此，研究人员提出了一种基于偏置解耦方法的高隔离度相变射频开关设计，旨在解决高频隔离度退化问题。

**研究内容与结论**
本研究设计并制造了基于偏置解耦结构的间接加热式GeTe相变射频开关。与常规模型相比，该设计将共面波导（CPW）一端的地导体与相邻偏置端口互连，有效减小了RF路径与加热路径之间的耦合电容（C_H），从而降低偏置线对高频响应的干扰，显著提升隔离度。同时，为补偿因偏置端口接地导致的插入损耗增加，研究人员在相变通道间采用多个GeTe块并联的配置。通过全波电磁仿真（An-soft HFSS）优化关键参数（相变通道长度L_RF、宽度W_RF、块间距L_Gap和并联GeTe块数n），最终确定L_RF=3 μm、W_RF=3 μm、n=3、L_Gap=5 μm。器件制备在高阻p型（100）硅衬底上，依次热氧化60 nm SiO₂绝缘层、直流磁控溅射70 nm钨（W）加热器、等离子体增强化学气相沉积（PECVD）100 nm氮化铝（AlN）隔离层、射频磁控溅射150 nm GeTe相变层、电子束蒸发30 nm Ti/350 nm Au电极层、PECVD沉积100 nm Si₃N₄钝化层。使用Agilent PNA矢量网络分析仪和地-信号-地（GSG）探针在DC-43.5 GHz频段进行高频表征。实验结果显示，该开关在DC-43.5 GHz范围内实现超过30 dB的隔离度，低于1.8 dB的插入损耗，导通电阻约23 Ω，关态电容约1.20 fF，截止频率约6 THz。相比常规模型，隔离度提升约20 dB（70 GHz处）。该研究发表在《Chinese Journal of Electronics》。

**关键技术方法**
本研究采用的核心技术方法包括：偏置解耦结构设计（将CPW一端接地导体与偏置端口互连，减小寄生耦合电容C_H）、多GeTe块并联配置（降低导通电阻以补偿插入损耗损耗）、全波电磁仿真（使用An-soft HFSS进行参数优化和等效电路提取）、热-电耦合仿真（使用Comsol Multiphysics验证相变温度曲线）、以及基于紫外光刻的微加工工艺流程（包括PECVD、磁控溅射、电子束蒸发等薄膜沉积与图形化步骤）。器件制造在高阻p型（100）硅衬底上，未涉及特定样本队列来源。

**研究结果**
**1. Device Design（器件设计）**
通过等效电路分析发现，常规间接加热GeTe开关的关态电容C_OFF主要由耦合电容C_H主导，超过50%。偏置解耦结构通过将偏置端口与CPW地导体互连，大幅降低C_H，从而提升高频隔离度。同时，采用多个GeTe块并联（n=3）降低导通电阻，抑制插入损耗增加。

**2. Parameter Discussion and RF Simulation（参数讨论与射频仿真）**
仿真结果表明：增加L_RF会降低插入损耗但改善隔离度；增大W_RF在低频段（DC-40 GHz）降低插入损耗，但在高频段（40-70 GHz）因耦合电容增强导致插入损耗恶化；L_Gap对隔离度影响较小，最佳插入损耗出现在5 μm；并联块数n从1增至3时插入损耗降低，n>3时因耦合电容增大反而上升。最终优化尺寸为L_RF=3 μm、W_RF=3 μm、L_Gap=5 μm、n=3。仿真显示偏置解耦结构在DC-70 GHz频段隔离度超过32 dB，相比常规模型提升近20 dB（70 GHz），插入损耗差异在可接受范围内。等效电路参数提取表明C_H仅5.25 fF，远低于常规模型。

**3. Thermal Simulation（热仿真）**
利用Comsol Multiphysics进行电热仿真，施加非晶化脉冲（12V，200 ns）和晶化脉冲（6V，1.5 μs）。偏置解耦结构更快达到GeTe熔点（720°C），晶化过程虽稍慢但更完全。截面温度分布显示热能在AlN层横向耗散，且金电极因高导热性造成局部温降，可能影响晶化动力学。

**1. Device Fabrication（器件制造）**
在500 μm厚高阻p型（100）硅片上依次沉积各层，紫外光刻定义图形。最终获得包含超过1000个测试结构的晶圆，用于统计验证。

**2. Experimental Test（实验测试）**
对50个以上样品测量，插入损耗偏差±0.1 dB，隔离度偏差±0.5 dB，表明工艺重复性好。实测数据：偏置解耦结构插入损耗<1.8 dB（对应R_ON~23 Ω），隔离度>30 dB；常规模型插入损耗<10.7 dB（R_ON~8.4 Ω），隔离度>15 dB。提取的关态电容从~7 fF降至1.20 fF，截止频率从~2.9 THz提升至~6 THz。与全波仿真结果吻合良好，但实测R_ON高于仿真，归因于紫外光刻对准误差（1.5-2 μm）和GeTe靶材纯度不足。

**结论讨论与翻译**
讨论部分指出，偏置解耦结构有效提升高频隔离度，但以牺牲导通态插入损耗为代价，通过并联GeTe单元可部分补偿。未来改进方向包括采用自对准工艺和步进光刻设备减少对准误差，以及使用更高纯度靶材提升GeTe薄膜质量。
**研究结论部分原文翻译如下：**
本研究通过分析相变层与功能层之间的相互作用机制，解决了传统GeTe相变射频开关的高频隔离度退化问题。所提出的解决方案将共面波导一端的地导体与相邻偏置端口互连，有效减小了寄生电容对高频隔离度的影响。为应对接地偏置端口导致的插入损耗增加，采用了并联连接的GeTe块。实验验证表明，在直流（DC）到43.5 GHz频率范围内，该开关实现了超过30 dB的隔离度和低于1.8 dB的插入损耗，证实了其优越的射频性能。