基于180纳米CMOS技术的低相位噪声5G毫米波子采样PLL

《Microelectronics Journal》：A 5G millimeter-wave sub-sampling PLL with low phase noise in 180 nm CMOS technology

　　

陈一帆|胡三明|沈一竹|董国庆

中国南京210096，东南大学信息科学与工程学院，毫米波国家重点实验室

摘要

本文提出了一种基于180纳米CMOS技术的5G毫米波子采样锁相环（SSPLL），该锁相环具有较低的相位噪声。为解决子采样相位检测器（SSPD）的增益衰减及杂散信号问题，我们提出了一种系统化的预分频器分频比选择方法。通过建立s域噪声传递模型，评估子采样电荷泵（SSCP）和参考信号对相位噪声的贡献，从而数学上确定最佳分频比。这种方法有效将SSPD与电压控制振荡器（VCO）分离，降低了二进制相移键控（BPSK）效应，同时保持了理论上最优的带内相位噪声。此外，通过使用差分SSCP和低增益VCO，可最小化电路不匹配引起的杂散信号。该SSPLL采用180纳米CMOS工艺制造，功耗为86.4毫瓦，有效面积为0.8平方毫米。测试结果显示，其调谐范围为25.25–27.3吉赫，1兆赫偏移时的相位噪声为-95.69分贝/赫兹，26吉赫时的参考杂散信号为-48.44分贝/赫兹。

引言

随着通信技术对更高数据传输速率、更低延迟以及更大数据量的需求不断增长，凭借其宽频带优势，5G毫米波技术受到了越来越多的关注[1]。作为5G毫米波收发器的关键组件，频率合成器面临着实现低相位噪声和低杂散信号发射的严峻挑战，这样才能支持高阶正交幅度调制[2]。

基于传统锁相环（PLL）结构，人们提出了多种新型架构。其中，子采样锁相环（SSPLL）因其出色的带内相位噪声性能而广受欢迎。然而，用低频参考信号直接采样高频信号会引入二进制相移键控（BPSK）效应，导致电压控制振荡器（VCO）输出端出现明显的参考杂散信号[3]。此外，当采样信号频率超过相当于子采样相位检测器（SSPD）的RC低通滤波器的截止频率时，采样信号幅度会迅速衰减。这意味着过高的采样频率会极大降低SSPD的增益，进而严重影响子采样电荷泵（SSCP）的噪声抑制能力[4]。而且，要获得足够宽的频率调谐范围，通常需要较高的VCO增益，这也会使VCO更容易受到系统不匹配的影响，进而加剧参考杂散信号的问题[5]。

为解决这些问题，近期有一些研究提出了相应的解决方案。有些方案在VCO和SSPD之间加入高频隔离缓冲器，以抑制BPSK效应，但这种方法会导致功耗增加，且无法解决SSPD的带宽限制问题。还有些设计在SSPD之前加入预分频器来降低采样频率，但现有大多数实现方式都是凭经验选择预分频器的分频比，缺乏系统的权衡分析。过大的分频比会增大SSCP噪声对输出的影响，从而降低整体带内相位噪声；而过小的分频比则无法有效解决SSPD的增益衰减和隔离问题。

为克服这些限制并填补SSPLL设计方面的空白，本文提出了一种5G毫米波SSPLL，能够同时实现低相位噪声和低参考杂散信号的性能。在系统架构层面，本文提出了一种系统化的预分频器分频比计算与选择方法，通过这种数学方法可以确定最佳分频比，有效将SSPD与VCO分离，避免BPSK效应的产生，同时仍能保持理论上最优的带内相位噪声。在电路实现层面，利用SSPLL的结构特点，采用了辅助式SSPD、差分电压控制SSCP以及带有开关电容阵列的VCO，以此降低由电路不匹配引起的参考杂散信号。

本文的结构如下：第2节介绍所提出的SSPLL的整体架构及系统分析；第3节详细阐述各关键模块的设计；第4节展示测试结果，第5节给出结论。

章节要点

系统架构与分析

图1展示了所提出的SSPLL的整体架构，它由核心锁相环和一个带有死区的锁频环（FLL）组成。这两个环共享环路滤波器、电压控制振荡器以及预分频器。

图2展示了所提出SSPLL的s域模型。从带内主要噪声源——SSCP噪声和参考信号噪声到输出的传递函数为$$$$，其中K_SSPD为SSPD的增益，g_m为增益值

子采样相位检测器

图7展示了SSPD的原理图。该设计在原有的采样结构基础上，还加入了由互补时钟控制的虚拟采样结构，这样可以保证电容负载恒定，避免采样过程影响预分频器的功能。此外，还在采样电容上使用了虚拟开关，以抑制电荷注入，从而减少参考杂散信号。

子采样电荷泵

为减少由电流引起的参考杂散信号

测试结果

图12展示了采用180纳米CMOS工艺制造的所提出的5G毫米波SSPLL的芯片微图及功耗分布表。如图所示，该芯片的有效面积为0.8平方毫米，包括焊盘和虚拟元件在内的总面积为1.08平方毫米。为了进行准确测量，人们在芯片上直接检测了f_out的相位噪声和频谱，随后再用频谱分析仪进行测量。测试结果表明，该芯片的直流功耗为117毫瓦。

结论

在这项工作中，我们提出了一种5G毫米波SSPLL，它能够同时实现优异的相位噪声性能和低参考杂散信号水平。为解决毫米波应用中SSPD增益衰减严重以及参考杂散信号质量下降的问题，我们提出了一种系统化的预分频器分频比计算与选择方法。这一方法可为后续的相关研究提供有价值的参考。

利益冲突声明

? 作者声明，他们不存在任何可能影响本文研究成果的已知利益冲突或个人关系。

致谢

本研究部分得到了彭程实验室（PCL）在重大科研项目中的支持，部分得到了中央高校基础研究基金项目编号4004002508的支持，另外还得到了东南大学大数据计算中心在数值计算方面的协助。