一种用于2.5D封装翘曲和热分析多尺度建模的高效数值均匀化方法

《Micromachines》：An Efficient Numerical Homogenization Method for Multi-Scale Modeling of 2.5D Package Warpage and Thermal Analysis

　　

为了实现2.5D封装中的高互连密度，采用了多种微尺度结构，如硅通孔（TSV）、微凸点（microbumps）和再分布层（RDL）。这些特征通常存在于微米尺度，而其他封装组件则跨越毫米到厘米尺度，导致封装内物理尺寸范围广泛。尽管有限元分析（FEA）已被证明可有效评估2.5D封装的机械和热特性，但其固有的多尺度特性带来了显著的计算挑战和数值收敛问题，严重阻碍了日益密集封装的设计与分析。为解决这一问题，本文提出了一种用于2.5D封装机械和热分析的高效数值均匀化方法。该方法采用基于参考统计体积元（rSVE）概念的周期性边界条件（PBC）。在该方法中，典型的微结构（包括TSV、微凸点和RDL走线及其周围基体材料）被视为均匀介质，并评估多尺度结构的等效材料属性。这些属性包括刚度矩阵（可由此导出等效杨氏模量、剪切模量和泊松比）、热膨胀系数（CTE）和热导率。验证结果表明，所提方法确保了rSVE相对面偶对之间位移、应力、应变和热流的连续性。与实验测量和其他现有均匀化技术相比，该方法能准确确定复杂多尺度结构的等效材料属性，而不受特定几何形状的限制，同时显著提高了计算效率。最后，将所提出的数值均匀化方法成功应用于制造过程中的晶圆翘曲分析和运行条件下的热分析。结果表明，该方法在保持2.5D封装机械和热分析精度的同时实现了高计算效率，为下一代2.5D封装结构的发展奠定了坚实基础。

**论文解读：基于周期性边界条件的数值均匀化方法用于2.5D封装多尺度建模与热-机械分析**

**研究背景与问题**

随着现代电子芯片集成密度和晶体管数量的持续增长，封装内互连密度的需求迅速提升。然而，摩尔定律逐渐逼近其物理极限，仅通过晶体管缩放实现密度提升日益困难。2.5D集成电路（IC）作为提升整体芯片系统性能的有效途径，受到广泛关注。2.5D封装不仅提供传统2D封装的机械保护和电气互连，还能实现更短的互连、系统架构重构和更高的功能模块密度。为实现这些优势，硅通孔（TSV）、微凸点（microbumps）和再分布层（RDL）被广泛集成于2.5D封装结构中。然而，这些微尺度互连特征的引入导致特征尺寸从微米到毫米甚至厘米跨越多个数量级，形成多尺度问题。

计算机辅助工程（CAE）技术可在早期设计阶段进行虚拟制造和性能验证，对降低开发成本和提高产品良率至关重要。有限元分析（FEA）被广泛用于评估2.5D封装在制造和运行条件下的热-机械响应。然而，2.5D封装的固有多尺度特性使得FEA建模极具挑战性：每个组件需要精细网格以准确解析位移和应变分布，常导致网格数量难以管理，即使拥有大量计算资源，也会造成计算时间过长和数值收敛困难。因此，需要一种既能保持精度又显著提高计算效率的方法。

**研究内容与结论**

本文提出了一种基于周期性边界条件（PBC）的数值均匀化方法，结合参考统计体积元（rSVE）概念，实现了在统一算法框架内确定2.5D封装多尺度结构的等效材料属性，包括刚度矩阵、热膨胀系数（CTE）和热导率。验证结果表明，该方法确保了rSVE相对面偶对之间位移、应力、应变和热流的连续性。与实验测量和现有均匀化技术相比，该方法能准确确定复杂多尺度结构的等效材料属性，不受特定几何形状限制，且计算效率显著提升。该方法成功应用于制造过程中的晶圆翘曲分析和运行条件下的热分析，证明了其在机械和热分析中的高精度和高效率，为下一代2.5D封装结构开发奠定了基础。论文发表在《Micromachines》。

**主要关键技术方法**

研究人员采用数值均匀化方法，其核心是基于周期性边界条件（PBC）的有限元（FEA）实施策略。具体步骤包括：首先，根据2.5D封装设计规则（如TSV间距、RDL走线间距）确定参考统计体积元（rSVE）的几何尺寸，并将其作为重复单元。然后，在商业有限元软件中，通过对rSVE施加PBC（包括位移和温度边界条件），求解等效弹性属性（刚度矩阵）、等效CTE和等效热导率。PBC的实施通过约束rSVE相对面、边和角点上的节点自由度来实现，确保满足Hill–Mandel条件。对于热传导问题，采用类似的温度PBC。该方法适用于TSV、RDL和微凸点等不同微结构，且无需进行尺寸收敛验证。

**研究结果**

**4.1 晶圆级制造过程的翘曲分析**

**4.1.1 背面RDL对翘曲的影响**：通过对比有无背面RDL的晶圆翘曲，发现背面RDL的存在将脱粘后的最大翘曲从214.75 μm（x方向）和246.73 μm（y方向）降低至86.97 μm和90.52 μm，表明背面RDL通过形成几何对称层压结构缓解了层间热膨胀系数（CTE）失配，从而抑制翘曲。最大翘曲出现在玻璃载板临时键合后，归因于玻璃载板与其他材料间的CTE差异。

**4.1.2 TSV层铜体积分数对翘曲的影响**：通过改变TSV间距（30 μm至70 μm）调节Cu体积分数，发现随Cu体积分数降低，等效弹性模量单调增加，CTE下降。最大翘曲从x方向93.50 μm降至73.59 μm，y方向从105.43 μm降至86.82 μm，表明降低Cu体积分数可减小翘曲。

**4.1.3 TSV层SiO₂厚度对翘曲的影响**：增加SiO₂厚度（0.4 μm至1.2 μm）导致SiO₂体积分数增加，等效弹性模量和CTE均降低，最大翘曲轻微上升（x方向从76.34 μm增至77.91 μm，y方向从89.62 μm增至90.83 μm），表明SiO₂厚度对翘曲影响较小。

**4.1.4 TSV阵列布局对均匀化物理属性的影响**：比较正方形边阵列（SEA）、交错对角线阵列（SDA）和六边形阵列（HA）三种布局，在相同组分体积分数下，等效机械属性、CTE和热导率几乎无差异。因此，可采用计算便捷的正方形rSVE进行均匀化，无需考虑实际阵列类型。

**4.1.5 均匀化晶圆级FEA的收敛性与效率评估**：网格收敛性研究表明，中等网格（约180,000单元）与极细网格（约1,440,000单元）的翘曲偏差小于0.6%。与全解析模型（需超过5000万单元，计算时间>20小时）相比，均匀化模型仅需180,000单元，在8 GB内存下约45分钟完成多步工艺仿真，效率提升超过25倍。

**4.2 2.5D封装服务过程的热分析**

将PBC均匀化方法应用于2.5D封装热分析，提取微凸点键合层、C4键合层、底部填充层及双面RDL的TSV转接板的等效热导率。分析发现：随SiO₂厚度增加，芯片结温升高；当存在SiO₂层时，即使增加高导热Cu的体积分数（减小TSV间距），结温仍上升；仅当去除SiO₂层时，结温才随Cu含量增加而下降。进一步表明，TSV转接板的面内热导率对封装温度分布起决定性作用，而SiO₂层作为热障显著影响热行为。

**讨论与结论**

**讨论**：本文提出的PBC数值均匀化方法确保了严格满足Hill–Mandel条件，与基于混合律的近似方法相比，具有更高的物理一致性和精度。混合律方法通常局限于两种材料，且忽略氧化物层会导致误导性结论（如4.2节所示）。本文方法适用于多相材料，不受组分数量限制。尽管当前研究缺乏对特定2.5D封装设计的实验验证，但均匀化方法本身已通过文献中弹性模量、CTE和热导率的实验数据验证（偏差<5%）。此外，该方法可扩展至等效湿扩散系数的评估，因为湿扩散与热传导均受扩散型偏微分方程控制。

**结论**：本文开发了基于PBC的数值均匀化框架及其实现算法，结合rSVE概念，在统一算法框架内确定了2.5D封装多尺度结构的等效材料属性。验证了该方法可确保rSVE相对面偶对间应力、应变和热流的连续性，并通过与现有数据对比确认了其在弹性属性、CTE和热导率方面的准确性。该方法在精度上优于传统等效方法，不受结构复杂性限制，即使对高度复杂的多尺度几何仍保持高效。

将该方法应用于2.5D封装制造和服务中的热-机械分析，发现：加入背面RDL可将脱粘后最大翘曲从214.75 μm降至86.97 μm；TSV层Cu体积分数降低使x方向最大翘曲从93.50 μm降至73.59 μm，y方向从105.43 μm降至86.82 μm；而SiO₂厚度增加使x方向最大翘曲从76.34 μm升至77.91 μm，y方向从89.62 μm升至90.83 μm。此外，该方法在2.5D封装运行条件下的热分析中展现了有效性，并揭示了SiO₂层对芯片结温的影响。鉴于其高计算效率，该均匀化方法有望在先进封装的虚拟制造和设计优化中发挥重要作用。