一种用于形状分类的紧凑型、可泄漏的积分-触发神经元及忆阻器基神经形态架构

《AEU - International Journal of Electronics and Communications》：A compact leaky integrate and fire neuron and memristor-based neuromorphic architecture for shape classifications

　　•本文提出了一种紧凑型10T–1C CMOS漏积分-触发神经元，用于构建超低面积消耗的神经形态系统。该神经元能够在300 MHz至1 GHz的频率范围内实现自适应脉冲生成，每脉冲能量效率为12.26飞焦耳。通过65纳米CMOS工艺后的布局分析、蒙特卡洛模拟以及PVT分析，证明了其具备良好的稳定性。此外，还展示了一种基于忆阻器的神经形态分类器，可用于5×5图像模式识别。

引言
神经形态计算旨在通过纳米级电子器件实现受大脑启发的计算原理，从而在传统冯·诺伊曼架构之外，实现超低功耗、高度并行且具有自适应能力的信息处理。Mead通过基于CMOS的神经系统实现，为模拟型神经形态电路奠定了早期基础，证明了利用硅器件进行生物启发式计算的可行性[1]。随着规模化的CMOS技术以及新型纳米电子存储设备的出现，硬件脉冲架构得到了进一步发展，使得适合边缘集成系统的节能智能处理成为可能[2]。在各种计算范式中，采用漏积分-触发神经元的脉冲神经网络因结构紧凑、可在深亚微米技术中实现规模化，以及与低功耗混合信号电路实现的兼容性而备受关注[3][4]。

基于CMOS的漏积分-触发神经元电路已被广泛研究，用于构建低功耗且可扩展的神经形态系统。早期的模拟VLSI设计已展现出自适应脉冲行为[5][6]，而混合信号实现则使得大规模神经元-突触集成成为可能[7][8]。后续研究致力于实现超低能耗运行，并支持密集的神经形态阵列集成。为降低静态功耗并提升大规模脉冲神经网络的扩展性，人们提出了多种CMOS神经元架构[9][10]。为解决扇出限制并增强神经元间通信，人们还研究了优化的电路拓扑结构及节能信号传输技术[11][12][13]。与此同时，可靠性也已成为重要的设计考量因素，这促使人们开发出能够适应工艺与环境变化、保持稳定运行的变体感知型自重构神经元电路[14][15]。

紧凑型神经元架构在实现高密度神经形态集成方面发挥着关键作用。尤其是采用最少晶体管的漏积分-触发神经元，在硅片面积、功耗以及稳定的脉冲动态特性之间取得了良好平衡。例如，Shamsi等人提出了一种带有全局重置机制的低功耗漏积分-触发神经元，以提高能效[16]。同一团队还将这一设计拓展到列式存储架构，证明了其在可扩展神经形态计算系统中的适用性[17][18]。近期研究越来越关注紧凑型神经形态电路以及基于忆阻器仿真器的突触实现方式，以实现节能的时间序列学习与模式识别。忆阻式突触具有高集成度与非易失性存储特性，非常适合用于神经形态硬件；而忆阻器仿真器电路则为实验验证和系统开发提供了与CMOS兼容的替代方案[19][20]。最新的研究成果表明，基于极简CMOS记忆元件的神经形态架构能够在显著降低硬件复杂度的同时，实现节能的脉冲驱动模式分类[21]。此外，还有多种仅使用MOS器件的高频忆阻器仿真器电路被报道出来，它们有助于实现非线性系统、波形生成以及具有更好CMOS兼容性的神经形态应用[22][23][24][25]。与此同时，经过忆阻器增强的神经网络模型在动态行为、同步性及计算能力方面均有提升，为智能机器人导航和大规模神经形态系统等新兴应用提供了可能[26][27]。多项研究还证明了这类模型在实现基于脉冲的学习与模式识别应用方面具有更高的能效优势[28][29][30]。

将CMOS神经元与电阻式及忆阻式突触相结合，使得脉冲神经网络能够在紧凑的硬件平台上用于模式识别及内存计算应用[31][32]。通过将神经元功能与突触功能整合到统一的硬件框架中，这类架构提升了集成密度，减少了数据在内存单元与处理单元之间的传输。然而，实际应用中往往需要额外的外围电路，包括编程、检测及控制模块，以便可靠地配置和操作突触元件[33][34]。这些辅助电路增加了整体硬件复杂性、硅片面积及功耗，从而限制了大规模神经形态系统的扩展性[35][36]。

为进一步提升能效与扩展性，人们开始探索PD-SOI FinFET、BIMOS双栅极以及22纳米FDSOI等先进器件技术，用于实现紧凑型的漏积分-触发神经元电路[36][37][38]。在电路层面，人们提出了自适应、浮栅式及电容型神经元架构，以提升深亚微米技术下的线性度、稳定性及工作可靠性[39][40][41]。最近的研究则转向神经元与突触的协同设计以及动态偏置神经元电路，旨在在降低功耗的同时提升大规模神经形态集成的扩展性[42][43][44][45]。尽管取得了这些进展，要在极致的紧凑面积、低脉冲能耗以及对工艺变化的强适应性之间找到最佳平衡仍面临挑战。许多设计仍然依赖于大量晶体管以及复杂的偏置机制，这限制了其扩展性；同时，在低电压下保持稳定的膜电位动态特性也仍是亟待解决的问题。

本文提出了一种专为高效硬件实现而优化的紧凑型10T–1C神经元。该架构在尽量减少晶体管数量的同时，确保了稳定的集成效果及可靠的脉冲生成能力，从而适合大规模应用。通过分析建模、布局后仿真以及考虑工艺变异的分析，验证了该架构的功能性与稳定性。将其集成到基于脉冲的形状检测框架中，结合忆阻式突触与电容存储机制，进一步证明了其在紧凑型边缘神经形态系统中的适用性。尽管已有不少关于紧凑型漏积分-触发神经元的实现方案被报道，但本文提出的10T–1C神经元在架构与功能上均具有独特优势，区别于现有设计。尤其值得一提的是，所提出的拓扑结构在减少晶体管数量的同时，仍保留了完整的漏积分-触发功能，从而提升了电路的紧凑性，更适用于大规模神经形态集成。此外，M8晶体管的作用至关重要，它有助于维持脉冲幅度，确保在不同工作条件下都能获得稳定且一致的脉冲高度——而这正是传统紧凑型神经元设计中因脉冲衰减而常出现的缺陷。除了电路层面的优化之外，该神经元在模式分类任务中的应用也进一步证明了其实用性，体现了其在神经形态计算系统中的实际价值。综上所述，该设计在结构效率、信号完整性提升以及应用实用性方面都具有显著优势。

章节摘录
10T–1C积分-触发神经元电路的设计
如图1所示，所提出的电路包含一个基于电流镜机制的膜电位积分阶段，其中的电容Cm用于积累输入信号带来的电荷，而通过M5控制的泄漏路径则模拟了被动膜电位的耗散过程，进而决定了有效的时间常数及不应期动态特性。因此，膜电位VCm会呈现出由MOS器件特性决定的非线性积分行为，这与紧凑型漏积分-触发神经元的动态特性极为相似。

依赖偏置的忆阻器仿真器及其工作原理
如图14所示，忆阻器仿真器电路采用紧凑型MOS架构实现，其电阻状态是通过依赖偏置的积分机制来动态控制的。输入电压vi施加在晶体管M1的源极上，该晶体管作为电压控制型电流源，向内部节点P注入电流。该节点与电容CP相连，而电容CP则充当系统的状态存储元件。

忆阻器电路的实验仿真
忆阻器仿真器的实验验证是通过基于面包板的硬件实现来完成的。电路的集成电路示意图见图18，实验装置结构见图19。该电路采用CD4007集成电路构成，输入信号为3伏的正弦波，同时加上200毫伏的偏置电压以及10毫安的直流电流。由于该架构所需的有效电容量在飞法拉级别，因此电容功能实际上是通过……实现的。

所提出的模式分类器架构
如图21所示，该神经形态架构包含了脉冲编码、忆阻式突触、神经元模块以及分类模块。其中标记为输入神经元与输出神经元的模块对应于本文提出的10T–1C神经元架构，这表明该神经元可直接应用于整个网络框架中。输入数据通过基于MATLAB的仿真进行生成与预处理，然后映射到5×5的空间网格上，如图22所示，每个像素点代表……

结论
本文提出了一种紧凑型10T–1C CMOS漏积分-触发神经元架构，用于实现高效能的神经形态计算。通过采用基于施密特触发器的再生开关机制以及简化的电路拓扑结构，该神经元能够在减少晶体管数量、降低功耗的同时保持稳定的脉冲生成，并且占用较小的硅片面积。在65纳米CMOS工艺下的分析建模、布局前仿真及布局后仿真均验证了该设计的有效性。

与现有最先进技术的比较
表2将所提出的架构与最新的硬件神经形态模式分类系统进行了对比。现有的方法主要采用基于忆阻器的突触，结合多种不同的神经元及学习电路实现，用于小规模模式识别任务。而本文提出的架构则整合了CMOS神经元、基于忆阻器的突触、比较器、触发器以及数字逻辑电路，从而构建出一个用于脉冲驱动模式分类的紧凑型硬件平台。此外，……

CRediT作者贡献声明
Sourav Maji：写作——审稿与编辑、可视化、验证、软件、方法论、概念设计。Nitin Singhal：写作——审稿与编辑、可视化、验证。Vedant Upadhyay：写作——审稿与编辑、原始草稿撰写、可视化、验证。Basit Shafat Makhdoomi：写作——审稿与编辑、原始草稿撰写、可视化、验证。Rajeev Kumar Ranjan：监督、软件、资源协调、项目管理。

利益冲突声明
作者声明不存在任何可能影响本文研究的已知财务利益或个人关系。

致谢
作者衷心感谢印度电子与信息技术部，感谢其在MietY/2023-2024/1012/ECE项目中为作者提供EDA工具以及UMC 65纳米CMOS技术支持。本论文总结了Sourav Maji在印度丹巴德印度理工学院（ISM）纳米电子研发实验室所进行的独立博士研究工作。Sourav Maji拥有电子与通信工程专业的学士及硕士学位，目前正在印度丹巴德的印度理工学院（印度矿业学院）电子工程系攻读博士学位。在加入印度理工学院（ISM）之前，他于2020年至2024年在印度杜尔加普尔的孟加拉工程科技学院担任助理教授。他的研究兴趣包括神经形态计算、低功耗VLSI设计等。

Sourav Maji|Nitin Singhal|Vedant Upadhyay|Basit Shafat Makhdoomi|Rajeev Kumar Ranjan