综述：探索忆阻元件模拟器

《Memories - Materials, Devices, Circuits and Systems》：Exploring mem-element emulators: A review

　　

一种基于记忆的电阻器，通常称为忆阻器（memristor），与三种传统无源电路元件（如电阻器、电容器和电感器）的根本区别在于其能够保留流过电荷的历史，从而表现出记忆特性。该忆阻器由Leon O. Chua教授于1971年作为第四种基本无源电路元件在理论上提出。然而，直到2008年，惠普实验室的研究人员才演示了首个实用忆阻器，从而实现了实验验证。在此突破之后，记忆电路元件的概念扩展至包括忆容元件（memcapacitor）和忆感元件（meminductor），统称为忆阻元件（memelements）。由于其非线性、非易失性和记忆依赖特性，这些器件在神经形态计算（neuromorphic computing）、非易失性存储（nonvolatile memory）、人工智能（artificial intelligence）、模拟信号处理（analogue signal processing）和自适应电子系统（adaptive electronic systems）等领域引起了广泛关注。由于实际忆阻器件的大规模制造和商业化仍具挑战，研究人员提出了众多忆阻器模拟器（memristor emulator）电路和仿真模型，以研究其特性与潜在应用。本综述全面概述了忆阻器模拟器的最新进展，包括其数学建模、电路实现、性能分析及新兴应用，并讨论了这一快速发展的领域的未来研究方向。

1. 引言
Leon O. Chua教授于1971年提出忆阻器（memristor）作为第四种基本电路元件，其通过电压和电流时间积分建立了电荷-磁通关系。忆阻器的行为类似于非线性电阻，电流既依赖于瞬时输入电压，也依赖于先前施加的电压。其I-V特性呈闭合磁滞回线，输入电压为零时电流为零。然而，由于2008年之前缺乏固态实现，忆阻器研究关注度较低。2008年，惠普研究团队宣布了首个基于二氧化钛的忆阻器，此后忆阻器研究加速发展，应用于数字逻辑、可编程模拟器件、自适应滤波器、交叉开关分类器、神经形态电路、混沌电路及非易失性存储等领域。这些应用促使研究人员深入探索材料基忆阻器，包括聚合物、二维材料、氧化石墨烯及过渡金属氧化物（如NiO和TaO_x）。但由于制造复杂性和高昂成本，实时应用验证仍未实现，因此研究人员专注于使用较少有源和无源元件的忆阻器模拟器。Pershin和Chua理论化忆容元件（memcapacitor）和忆感元件（meminductor）的概念，Ventra随后进行了数学建模和仿真，强调了记忆器件中磁通（φ）与电荷（q）的电学关系。忆阻元件（mem-elements）的另一个特征是闭合捏合磁滞回线，能够以电容性和电感性方式存储能量。这些器件正成为神经形态计算新范式的关键，其同时存储和处理信息的能力与人脑相当。模拟器是满足忆阻元件本构方程的电路。本综述论文对现有忆阻元件模拟器进行了全面分析，结构如下：第2节描述忆阻器概念及不同模拟器实现方法；第3节介绍忆容元件概念及其模拟器；第4节描述忆感元件概念及相关模拟器实现方法；第5节阐述统一模拟器，将忆阻元件电路结构统一以模拟所有三种忆阻元件；第6节给出结论与讨论。

2. 忆阻器模拟器（Memristor emulators）
忆阻器（MR）被描述为一个n阶系统，建立电压v与电流i之间的非线性关系。忆阻器可以是电压控制或电流控制。电流控制忆阻器由公式(1)和(2)定义，电压控制忆阻器由公式(3)和(4)定义，其中x为n阶内部状态变量，R为忆阻（Memristance），G为忆导（Memductance）。电荷控制忆阻器由公式(5)定义，磁通控制忆阻器由公式(6)定义。忆阻器的三个主要特征（指纹）包括：正弦信号下v=0时i=0的捏合磁滞回线；磁滞回线面积随输入信号频率增加而减小；在无穷频率下忆阻变为单值函数。本节重点讨论基于MOSFET的忆阻器模拟器设计，因其具有低功耗、高工作频率和低复杂度等优势。首先介绍了Vista和Ranjan提出的模拟器，该电路基于磁通控制忆阻器的数学模型，仅使用三个NMOS晶体管和一个电容，但需要恒定电流源，工作频率可达13 MHz，功耗6.725 μW，布局面积2803 μm²。实验验证采用IRF840晶体管和电容，应用包括施密特触发器、联想学习及AM调制解调。Babacan、Yesil和Gul提出的模拟器仅使用四个MOS晶体管，其一作为MOSCAP，可模拟ZnO薄膜基半导体忆阻器，工作频率高达100 MHz，布局面积366 μm²。Abdullah Yesil提出的接地忆阻器模拟器由七个MOS晶体管和一个接地电容组成，工作频率达50 MHz，布局面积456 μm²（不含电容）。Pushkar等人采用动态阈值MOSFET（DTMOS）方法，提出仅由三个晶体管（浮置）或两个晶体管（接地）组成的无电容无直流偏置的完全无源忆阻器模拟器，工作频率达30 MHz，静态功耗为零。Babacan和Kacar利用浮置电流源（FCS）和DTMOS提出超低功耗忆阻器模拟器，工作在亚阈值区域，频率低至5 Hz，适用于神经形态应用。同一作者还提出基于运算跨导放大器（OTA）的忆阻器模拟器，工作频率达30 Hz。Galin等人提出基于开关电容的忆阻器模拟器，包含脉冲宽度调制器和模数转换器，工作频率达100 Hz。Yildiz和Ozoguz提出电子可调忆阻器模拟器，利用晶体管内部寄生电容作为记忆元件，布局面积仅122.4 μm²，工作频率达40 MHz，并采用负阻抗转换器（NIC）进行修改。Bao等人提出基于二极管桥和一级RC滤波器的广义忆阻器，工作频率达10 kHz，可应用于Colpitts混沌振荡器、XOR逻辑电路等。Babacan和Kacar还提出支持尖峰时序依赖可塑性（STDP）的浮置忆阻器模拟器，由浮置非线性电阻和漏积分器组成，工作频率达5 Hz。表1总结了所选MOSFET基忆阻器模拟器的比较，包括MOSFET数量、有源/无源元件、浮置/接地、工作频率、功耗、工艺技术及验证方式。总体而言，当前研究趋势是向紧凑架构、更高工作频率、更低功耗和实验验证的方向发展。

3. 忆容元件模拟器（Memcapacitor emulators）
忆容（Memcapacitance）C_M由流过器件的电荷q与输入电压v之间的非线性关系定义。n阶电压控制忆容系统由公式(28)和(29)定义，电荷控制系统由公式(30)和(31)定义。忆容元件是一种电容值依赖于输入变量历史的电容器，其q-v闭合捏合磁滞回线具有零交叉特性。Hosbas和Kacar利用电压差跨导放大器（VDTA）和突变器电路将忆阻器转换为忆容元件，工作频率达500 Hz，实验验证采用LM13700。Fouda和Radwan提出基于运算放大器（OP-AMP）和乘法器的电荷控制忆容模拟器，工作频率达10 Hz，但未进行实验验证。Sah等人提出类似但更简单的设计，使用两个OP-AMP、二极管和乘法器，工作频率为1-25 Hz，并进行了实验验证。Romero等人基于米勒效应提出电压控制接地忆容模拟器，通过改变电压控制电阻或忆阻器增益，工作频率达50 Hz，实验验证采用现场可编程模拟阵列（FPAA）。Pershin和Ventra引入电流传输器（CC-II）的突变器理论，实现浮置忆容模拟器，但仅进行了理论分析。Yesil和Babacan提出两种基于CC-II和OTA的忆容模拟器，避免使用突变器，工作频率达2 kHz，实验验证采用AD844和AD633。Madsar等人利用DTMOS浮置电流源设计电荷控制接地忆容模拟器，工作频率达7 Hz。Wang等人提出两种基于CC-II和忆阻器或光电耦合器（LED-LDR）的电压控制突变器型忆容模拟器，工作频率达280 Hz。Vista和Ranjan提出基于双X电流传输器差分输入跨导放大器（DXCCDITA）的浮置电荷控制忆容模拟器，工作频率达1 MHz，并应用于自适应神经形态结构。表2比较了不同忆容模拟器，包括晶体管数量、元件、突变器使用、浮置/接地、控制变量及工作频率。早期设计复杂度高，工作频率低，现代设计趋向更简单架构和更高工作频率，如文献[76]达90 MHz。

4. 忆感元件模拟器（Meminductor emulator）
忆感（Meminductance）L_M定义为建立电流i与磁通φ之间非线性关系的n阶系统，可分为电流控制或磁通控制，由公式(63)-(66)定义。忆感元件是一种电感值依赖于输入变量历史的电感器，其i-φ闭合捏合磁滞回线具有零交叉特性。Wang提出基于回转器（gyrator）的接地忆感模拟器，将忆阻器转换为忆感器，工作频率为几赫兹，仅进行仿真验证。Romero等人基于Reordan回转器提出浮置忆感模拟器，工作频率达10 kHz，实验验证采用现有元件，并应用于自适应低通滤波器。同一作者利用Antoniou回转器提出接地忆感模拟器，工作频率达10 kHz，模拟长时程增强（LTP）和长时程抑制（LTD）。Mustafa和Firat提出基于OTA的电子可调忆感模拟器，由两个OTA、乘法器、两个电阻和两个电容组成，工作频率达10 kHz，实验验证采用OPA860。Vista和Ranjan提出基于VDTA和电容的浮置/接地忆感模拟器，无需乘法器，工作频率达600 kHz，应用于神经形态电路。Singh和Rai提出基于单个OP-AMP、一个忆阻器、三个电阻和两个电容的忆感模拟器，工作频率达122 kHz，应用于混沌振荡器。Liang等人提出基于CC-II的浮置磁通控制忆感模拟器，工作频率达36.9 Hz，实验验证采用正弦输入。Fouda和Radwan提出无忆阻器的电流控制接地忆感模拟器，工作频率达10 Hz，实验验证采用现有集成电路。Sah等人提出基于CC-II和多个OP-AMP的突变器型忆感模拟器，工作频率达400 Hz。表3比较了不同忆感模拟器，包括元件、突变器使用、浮置/接地、控制变量、工作频率及实验验证。早期设计基于回转器或突变器，工作频率较低，现代设计趋向更紧凑、电子可调和高频，如文献[84]达1 MHz。近期研究还提出了MOSFET基、电子可调及CC-II基的忆感模拟器，以增强实用性和可调性。

5. 通用忆阻元件模拟器（Universal mem-emulators）
本节介绍可通过微小结构调整或适当配置无源元件模拟任何忆阻元件的电路，称为通用模拟器接口。Zhao、Wang和Zhang提出基于CC-II的通用模拟器，通过三个端口Y₁、Y₂、Y₃的配置实现接地或浮置的忆阻器、忆容元件和忆感元件，工作频率达5 kHz，实验验证采用混沌电路。Ciyan等人提出基于四个CFOA、两个电阻和一个电容的通用接口，外围电路使用变容二极管实现可变电容，可配置为浮置忆阻器、忆容元件和忆感元件，工作频率达180 kHz。Dongsheng等人提出基于变容二极管的浮置突变器电路，通过配置不同元件实现三种忆阻元件，工作频率达22 kHz，仿真和硬件验证均已完成。Yue等人提出基于CC-II、乘法器、开关和保留端口的电荷控制接地/浮置通用模拟器，通过开关组合实现忆阻器、忆容元件和忆感元件，工作频率最高达1.5 MHz。Dongsheng等人提出由三个CC-II、三个OP-AMP和五个保留端口组成的通用突变器，可实现十八种单向变换和十二种双向变换，工作频率为几赫兹。表9比较了不同通用模拟器，包括仿真器类型、突变器使用、配置、控制变量、元件、实验验证及工作频率。近期研究趋向于增强灵活性、紧凑性和实用性，如文献[102]提出基于忆阻元件的仿生激发电路，文献[103]实现可调通用模拟器，文献[104]基于商用元件简化硬件实现。

6. 忆阻元件的SPICE和Verilog-A建模（SPICE and Verilog-A modelling of mem-elements）
忆阻器件的适当建模对电路仿真和系统级设计至关重要。由于实际忆阻器难以获取，SPICE和Verilog-A行为模型被广泛用于模拟忆阻特性，如非线性电阻变化、捏合磁滞行为及状态依赖动态。Kvatinsky等人提出的电压阈值自适应忆阻器（VTEAM）模型通过阈值电压控制状态变量动态，适用于电压控制忆阻器，并已扩展至易失性忆阻器（V-VTEAM）。Biolek等人提出包含非线性掺杂漂移的SPICE模型，采用窗口函数实现物理边界条件。Batas和Fiedler提出基于磁通控制的SPICE实现框架。这些模型架起了器件物理与电路级设计之间的桥梁，使研究人员能够在不制造器件的情况下探索系统性能。

7. 讨论（Discussions）
大多数模拟器使用大量有源元件（如MOSFET、OP-AMP、电流传输器、跨导放大器），而纳米级忆阻器件仅使用少量有源元件。因此，在大规模交叉阵列中紧密封装众多模拟器可能带来互连寄生电阻、电容、布线和扇出约束等问题，影响信号完整性和动态行为。忆阻元件模拟器更适合中小规模实验系统、算法验证和神经形态电路原型设计，而非超高密度存储阵列。尽管物理忆阻器件的研发活跃，但大规模商业化尚未普及，模拟器为快速原型设计和系统级验证提供了可行平台。大多数设计采用分立元件（如OP-AMP、MOSFET、模拟乘法器）在PCB上实现，部分使用可编程模拟平台或FPGA。在亚阈值区域工作的电路可能面临工艺变化、阈值漂移和器件失配问题，但采用180 nm等成熟工艺和适当设计策略可缓解这些影响。

8. 结论（Conclusion）
本研究深入综述了忆阻器、忆容元件、忆感元件及通用模拟器的文献技术。所选模拟器电路通过理论分析推导了等效忆阻、忆容和忆感及其本构方程。忆阻器模拟器主要基于MOSFET，而忆容和忆感模拟器多基于突变器电路，但部分模型例外。表1、2、3、9汇总了主要特征。忆阻器模拟器因低面积、低功耗、高工作频率和低复杂度而仅选择MOSFET基设计。忆容和忆感模拟器多采用突变器，因其易于实现且数学建模简单。研究显示，仅用MOSFET实现忆容和忆感尚处于初期阶段。近期研究聚焦于紧凑、低功耗、高速和CMOS兼容的忆阻器模拟器，用于神经形态计算和人工智能等新兴应用，但可扩展性、器件变异、可靠性和硬件实现等挑战仍存。未来工作应强调可扩展、节能且易于制造的方案，以推动忆阻系统在实际应用中的广泛采用。