《Microelectronics Reliability》：A closed-loop junction temperature balancing control method for multichip Press-Pack IGBTs
编辑推荐：
•通过调节导通栅极电压实现多芯片模块的结温平衡，从而实时控制总损耗•改进的序贯Vce(T)方法可实现无需侵入式的高精度实时单芯片结温监测•以平均结温为参考的PI控制器可实现闭环平衡控制•在83安负载下，芯片间的最大温度差从6.9摄氏度降至0.5摄氏度以下•由于实现了稳定平衡，模块
- •
通过调节导通栅极电压实现多芯片模块的结温平衡，从而实时控制总损耗
- •
改进的序贯Vce(T)方法可实现无需侵入式的高精度实时单芯片结温监测
- •
以平均结温为参考的PI控制器可实现闭环平衡控制
- •
在83安负载下，芯片间的最大温度差从6.9摄氏度降至0.5摄氏度以下
- •
由于实现了稳定平衡，模块的载流能力从40安提升至167安，增幅达8.5%
引言
与传统引线键合的绝缘栅双极型晶体管模块相比，压装式IGBT模块具有功率密度高、易于串联连接以及短路故障模式等优点，因此被广泛用于高压大功率应用领域，如高压直流输电[1]。为获得更高的电流额定值，实际应用中PP IGBT器件通常采用并联芯片结构[2]。然而，并联芯片之间的参数差异[3]、栅极驱动参数的不同[4]以及热阻不匹配[5]等问题常常导致芯片间结温分布不均。这种温度不平衡会增加最热芯片的故障风险[6]。此外，在这种温度不平衡状态下长期运行还会产生累积效应，加速器件老化并降低可靠性[7]。因此，实现并联芯片间的结温平衡对于提升模块可靠性至关重要。
目前已有许多方法被提出用于抑制并联芯片间的结温不平衡，这些方法可分为两类：被动式热设计优化和主动式热控制。被动式方法侧重于通过优化芯片布局和参数补偿来改善热量分布。例如在[8]中，通过热阻和栅极电阻匹配补偿来实现结温平衡，但该方法依赖于精确的参数提取和静态匹配，无法对变化的工况做出动态响应。在[9]中，结合响应面法和有限元分析来优化模块结构和材料参数，以降低最高结温，但这同样属于静态设计，难以适应不同的负载情况。综上所述，这些方法都存在上述局限性，无法在变化工况下实现动态的结温平衡。
相比之下，主动式热控制主要通过主动栅极驱动直接调节芯片损耗，具有响应速度快、易于集成等优势，因此受到了广泛关注。在[10]中，提出了一种脉冲遮蔽策略，通过关闭最热的芯片来减小并联芯片间的温度差。然而，仅关闭最热芯片无法实现整体结温平衡，还会减少分担电流的芯片数量，从而显著增加剩余并联芯片的电流应力。在[11]中，通过调整栅极参数来实现两个独立器件间的结温平衡，但没有实现实时闭环控制。此外，基于损耗和热阻的结温估算方法存在较大误差，且由于电流测量困难和复杂的热网络问题，难以在模块内部实现。在[12]、[13]、[14]、[15]中，分别通过独立调整每个芯片的导通或关断延迟来实现结温平衡。不过，这种方法只能控制开关损耗，而在低频工作时开关损耗仅占总损耗的一小部分。因此，要实现结温平衡就需要大幅调整延迟时间，这会导致显著的瞬态电流不平衡。另外，[13]中提出的方法是通过在低负载电流下依次激活各个芯片并测量饱和电压降来估算结温，但该方法有特定的负载要求，且随着并联芯片数量和负载电流的增加会变得不实用。总之，现有的主动式结温平衡控制方法不仅在测量并联芯片的结温方面存在局限，也无法实现对并联芯片总损耗的实时调控，因而无法全面实现实时结温平衡。
为解决上述问题，本文提出了一种针对多芯片PP IGBT的新型闭环结温平衡控制方法。该方法是通过调节每个芯片的导通栅极驱动电压（VGon）来控制其功率损耗，进而实现结温平衡。为给闭环控制提供稳定的反馈，本文采用了改进的序贯Vce(T)方法来获取每个并联芯片的实时结温。该方法利用时分复用技术，只需测量一个集电极-发射极电压（Vce）通道，无需测量集电极电流（Ic）。为更清晰地展示所提方法在控制和测量方面的创新性，表1对所提方法与现有方法进行了系统比较。本文的结构如下：第2节介绍用于结温测量的改进序贯Vce(T)方法；第3节详细分析所提闭环结温平衡控制方法的原理；第4节介绍该方法的实验验证结果；最后第5节给出本文的结论。
章节摘要
并联芯片的结温测量方法
为实现多芯片系统的结温平衡控制，首先需要准确获取每个芯片的结温，以便对其功率损耗进行单独控制。因此，本节介绍一种适用于并联芯片结温测量的改进序贯Vce(T)方法。
基于VGon调节的损耗控制机制
要实现结温的平衡控制，就需要独立且精确地控制每个并联芯片的功率损耗。通过调节V Gon可以有效控制芯片的开关损耗和导通损耗。图5展示了在不同V Gon条件下并联芯片的电流和电压波形示意图。
在导通阶段，IGBT的导通状态电阻与其V Gon呈负相关关系。因此，在
实验平台与测试条件
为验证本文提出的闭环结温平衡控制方法，如图12所示搭建了实验平台。
被测器件为含有多个并联芯片的PP IGBT模块。为获取用于验证的参考结温，在模块厚度为2.5毫米的集电极侧钼板上加工出深度为1.5毫米的凹槽，随后嵌入微型T型热电偶，这一设计旨在避免损坏芯片并影响
结论
本文针对多芯片PP IGBT中并联芯片间结温分布不均的问题，提出了一种基于栅极电压调节的新型闭环结温平衡控制方法。该方法首先采用改进的序贯Vce(T)方法，可实现无需侵入式的高精度在线结温监测，测量误差小于±1.5摄氏度，从而为闭环控制提供可靠的反馈
CRediT作者贡献说明
陈斌：撰写原始稿件、实验研究、数据整理。张毅禾：撰写论文评审与编辑工作、方法设计。孙鹏：撰写论文评审与编辑工作、项目监督与管理。蔡玉萌：参与论文评审与编辑工作。赵志斌：负责资源协调工作。李学宝：参与论文评审与编辑工作。
利益冲突声明
作者声明不存在任何可能影响本文研究结果的已知财务利益关系或个人关系。
致谢
本研究得到了中国国家自然科学基金的资助，项目编号为52407006。
陈斌|张毅禾|孙鹏|蔡玉萌|赵志斌|李学宝
