《Journal of Low Power Electronics and Applications》：Low Power Reconfigurable Neuromorphic Architecture by Sparsely Connected Spiking Neural Networks for Edge Applications
编辑推荐：
近期在生物启发神经计算方面的进展激发了人们对开发能够模拟类脑认知能力（如低功耗和低推理延迟）的硬件高效架构的日益增长的兴趣。然而，在FPGA实现脉冲神经网络（SNN）时，显著的硬件开销和脉冲处理复杂性仍然是主要挑战。在这项工作中，研究人员提出了一种基于LIF神
近期在生物启发神经计算方面的进展激发了人们对开发能够模拟类脑认知能力（如低功耗和低推理延迟）的硬件高效架构的日益增长的兴趣。然而，在FPGA实现脉冲神经网络（SNN）时，显著的硬件开销和脉冲处理复杂性仍然是主要挑战。在这项工作中，研究人员提出了一种基于LIF神经元的稀疏脉冲感知和权重剪枝FPGA架构，通过剪枝感知的事件驱动计算最小化脉冲活动和突触操作。使用Iris数据集对所提出的稀疏脉冲感知SNN架构进行了评估。数据集分为80%训练和20%测试样本。从软件级训练获得的预训练权重被部署到基于FPGA的LIF分类器上。通过将预测输出脉冲与真实类别标签进行比较来计算分类准确率。实验结果表明，所提出的架构实现了93.3%的整体分类准确率，同时保持了低硬件资源利用率和降低的功耗。此外，该实现实现了卓越的能效，总片上功耗仅为3.5 W，使用了587个逻辑单元，证实了其适用于紧凑型实时边缘计算神经形态应用。
**论文解读：基于稀疏脉冲感知LIF神经元的低功耗可重构神经形态架构**
**研究背景与问题**
神经形态计算模拟人脑的异步、事件驱动并行处理机制，旨在突破冯·诺依曼架构的功耗瓶颈，为边缘计算提供低功耗、低延迟的推理方案。脉冲神经网络（SNN）作为第三代神经网络，通过离散脉冲传递信息，天生具备稀疏性和事件驱动特性，但其硬件实现面临两大挑战：一是FPGA（现场可编程门阵列）上SNN的脉冲处理复杂度和突触操作数量巨大，导致高硬件资源占用和功耗；二是现有架构多采用密集脉冲活动，未能充分利用稀疏性优化计算效率。针对上述问题，研究人员提出了一种结合稀疏脉冲感知与权重剪枝的FPGA架构，以最小化脉冲活动和突触操作，实现资源高效、低功耗的实时边缘分类。该论文发表在《Journal of Low Power Electronics and Applications》。
**主要关键技术方法**
本研究采用以下关键技术方法：①基于LIF（泄漏积分点火）神经元模型，实现膜电位累积、阈值比较与脉冲生成；②权重剪枝技术，通过移除低幅值权重建模稀疏突触矩阵，降低计算复杂度；③固定点表示与量化，用低位宽（如4-bit）替代浮点数，减少硬件乘加资源；④事件驱动计算，仅在脉冲发生时激活神经元与突触，避免无效运算；⑤硬件实现基于Xilinx Zynq-7000系列FPGA平台，使用Verilog HDL设计，并通过Xilinx Vivado进行综合与功耗分析。样本来源为公开的Iris数据集（80%训练，20%测试）。
**研究结果**
**4.1 实验设置**
研究在Xilinx Vivado环境下完成综合与实现，采用Zynq-7000 FPGA。功耗估计使用Vivado功率分析器，基于后实现网表、器件特性、工作频率和开关活动假设。由于未使用后实现开关活动文件（SAIF/VCD），报告值为设计时估计。
**4.2 分类与处理性能**
**4.2.1 推理延迟计算**
测试平台设定工作频率为100 MHz（仿真时钟），推理延迟为1个时钟周期，理论吞吐量为10
8次分类/秒。该值假设架构每时钟周期处理一个事件且无阻塞。
**4.2.2 功耗估计**
Vivado功率分析器估算总片上功耗为3.587 W，其中动态功耗3.378 W，静态功耗0.209 W。结温估计为66.4°C，最高环境温度43.6°C。资源利用率报告显示：仅使用587个Slice查找表（LUT，占1.10%），99个Slice寄存器（占0.09%），未使用F7/F8多路复用器或内存块，表明设计极为紧凑。
**结论**
本研究成功实现了一种基于SNN的高效可扩展神经形态计算架构，利用FPGA硬件。通过事件驱动、异步特性，所提设计在Iris数据集上达到93.3%分类准确率，总片上功耗3.5 W，使用587个逻辑单元，显著优于现有SNN加速器，展示了低资源、低功耗优势，适用于边缘计算应用。
**讨论与结论翻译**
讨论部分指出，神经形态计算的核心挑战在于大规模SNN的硬件实现，需要平衡面积、功耗和性能。FPGA因快速开发周期和低成本而具优势，但大规模SNN的突触权重更新和神经元数量仍带来高计算量。未来工作将扩展至更复杂的基于事件的数据集（如DVS128 Gesture、N-MNIST、CIFAR10-DVS、SHD），以评估可扩展性、吞吐量和能效。研究结论翻译如下：“在当前研究中，基于可编程FPGA硬件，成功实现了一种基于SNN的高效可扩展神经形态计算架构。分析了SNN和脉冲神经元模型在多种任务中的高性能、高能效FPGA实现。SNN作为神经形态计算中的脑启发计算范式，为数字硬件实现中的困难问题提供了低功耗和实时解决方案。所提设计通过利用SNN的事件驱动和异步特性，在实现低功耗和短推理时间的同时，成功复现了生理现实神经行为。与当前最先进的SNN加速器相比，该系统在Iris数据集上展示了竞争性分类性能，准确率93.3%，功耗3.5 W，仅使用587个逻辑单元。这些结果凸显了所提神经形态系统在未来高性能、高能效边缘计算应用中的潜力。”
