综述：半导体器件的发展：从晶体管到量子与神经形态计算

《physica status solidi (RRL) – Rapid Research Letters》：The Evolution of Semiconductor Devices: From Transistors to Quantum and Neuromorphic Computing

　　

本综述追溯了半导体器件的发展历程，从双极结型晶体管（BJT）到先进架构，如鳍式场效应晶体管（FinFET）、纳米线晶体管和碳纳米管场效应晶体管（CNT-FET）。研究人员重点介绍了推动性能、能效和集成密度提升的主要进展。特别关注了宽禁带材料（SiC、GaN）、二维材料以及范德华（VdW）异质结，这些材料有望塑造下一代功率与高频电子器件。本文还识别了超越互补金属氧化物半导体（CMOS）的下一代趋势，如神经形态工程和量子计算，聚焦于其操作方法及近期硬件实现。应用领域与医疗保健、能源和人工智能（AI）硬件的行业特定需求相关联。提供了对比数据表格和组合图表以进一步进行性能基准测试。研究人员考虑了现有挑战、制造复杂性、量子退相干以及材料集成，并强调了未来路径，其中包括量子-神经形态混合系统、绿色制造方法和基于人工智能的设计方法。此外，本文对2026年的预测、深入的工业应用、定量比较以及进一步研究的机会进行了批判性评述。

**1 引言**
半导体技术自1947年晶体管发明以来经历了变革性发展，推动了计算、通信、医疗、交通、空间系统等领域的革命性进步。晶体管尺寸的持续缩小（受摩尔定律（Moore’s Law）^[3,4] 支配）带来了计算能力、集成水平和功率效率的提升。然而，传统互补金属氧化物半导体（CMOS）缩放技术面临基本物理极限和日益增长的制造成本，这推动了先进CMOS架构和超越CMOS技术的发展，以维持未来半导体缩放^[5]。现代计算、通信、医疗、交通和人工智能（AI）的发展均依赖于半导体技术的可用性和能力。该研究领域正沿着两条协同方向推进，以实现电子器件性能的未来提升：第一条是基于“先进CMOS”技术，即通过鳍式场效应晶体管（FinFET）、环栅（GAA）晶体管（在不同语境下也称为纳米片场效应晶体管（FET）和互补FET（CFET））的最新发展，利用硅（Si）基技术的持续改进；第二条是“超越CMOS”技术，即隧道场效应晶体管（TFET）、自旋电子器件、忆阻器、神经形态处理器和量子计算硬件。本文严格遵循这一区分。

**1.1 晶体管的诞生**
半导体技术历史是人类不断进步和追求完美的例证。1947年，贝尔实验室的约翰·巴丁（John Bardeen）和沃尔特·布拉顿（Walter Brattain）发明了点接触晶体管^[6]，这一发现超越了不可预测的真空管，开启了固态电子时代。20世纪50年代末，硅（Si）纯化技术的改进使其成为最适合大规模生产的半导体材料^[7]。1949年，双极结型晶体管（BJT）问世^[8]，并在20世纪50至60年代主导了半导体器件，推动了首个集成电路（IC）的诞生^[9]。1958年，德州仪器（Texas Instruments）的杰克·基尔比（Jack Kilby）发明了IC，将整个电路集成在单个芯片上^[10]。1959年，金属氧化物半导体场效应晶体管（MOSFET）由阿塔拉（Atalla）和康（Kahng）开发^[11]，其相比BJT具有低功耗和高集成密度等优势^[12]，并于20世纪70年代成为主流器件。

**1.2 CMOS技术时代**
CMOS于20世纪60年代初由弗兰克·万拉斯（Frank Wanlass）在1963年提出，1967年展示了互补增强型n沟道和p沟道MOSFET的CMOS电路，实现了近乎零静态功耗的高输入阻抗电路。CMOS具有速度更快、每门功耗更低、集成密度更高和成品率更高等优势^[13,14]，至20世纪80年代成为数字IC的默认技术^[15]。半导体技术从经典BJT和MOSFET演进至先进CMOS架构（包括FinFET、GAA晶体管、纳米片FET和CFET），随后是超越CMOS技术（如TFET、自旋电子器件、忆阻器、神经形态硬件和量子计算）。与传统的缩放驱动演进不同，量子计算、神经形态计算、自旋电子器件和忆阻系统是通过材料科学、器件物理和系统架构的进步实现的计算范式。未来IC预计将通过异构计算架构集成先进CMOS技术与超越CMOS加速器^[16]。

**1.3 缩放与摩尔定律（Moore’s Law）**
过去几十年半导体技术的进步主要源于CMOS器件的持续缩放，遵循摩尔定律（Moore’s Law）^[17]。从20世纪70年代的微米技术到纳米尺度，晶体管尺寸的缩小带来了集成度、性能和能效的显著提升。1971年，英特尔4004微处理器开启了微处理器时代^[18]。20世纪80年代，超大规模集成（VLSI）技术使单芯片集成数百万晶体管成为可能。20世纪90年代，系统级芯片（SoC）技术将计算、输入/输出和存储器集成于单一组件，推动了移动和嵌入式系统创新^[19,20]。

**2 先进半导体材料**
**2.1 硅锗（SiGe）合金**
20世纪80年代，IBM开发了第一代SiGe异质结双极型晶体管（SiGe HBT），功耗0.1 W，速度50 GHz，尺寸250 nm，集成密度约10万晶体管/mm²。SiGe合金在20世纪90年代出现，提供比Si更高的载流子迁移率，适用于射频/模拟高速晶体管，已用于无线通信设备^[21]。

**2.2 III–V族化合物半导体**
III–V族化合物半导体（如砷化镓GaAs、磷化铟InP）自20世纪80年代起用于高频和光电子应用。它们具有高电子迁移率和直接带隙，适合高速晶体管和发光二极管（LED）。近年来，III–V族半导体与Si集成以制造下一代电子器件^[22]。

**2.3 宽禁带半导体**
碳化硅（SiC）和氮化镓（GaN）是宽禁带半导体的代表，实现了新一代功率电子器件。这些材料比Si具有更高的击穿电压和热导率，适用于高功率、高温器件。SiC和GaN器件主要用于电动汽车、可再生能源系统和5G设施^[23]。

**2.3.1 SiC**
SiC因其高击穿场强、高热导率和宽禁带而受到关注，适用于高功率、高温环境下的功率电子应用^[24]。SiC具有三种多晶型（6H-SiC、4H-SiC、3C-SiC），其中4H-SiC因改进的电子迁移率和场稳定性而成为下一代功率器件的主要材料^[25]。SiC在电动汽车（EV）中用于牵引逆变器、DC-DC转换器和车载充电器，提升了续航里程和充电速度^[26]；在可再生能源系统（如风力涡轮机和太阳能逆变器）中降低了开关损耗并提高了效率^[27]。SiC面临高材料成本、制造缺陷和可靠性问题，正在通过晶圆质量改进和缺陷减少来解决^[28]。

**2.3.2 GaN**
GaN因其宽禁带和高电子迁移率（约2000 cm²/V·s）及高饱和速度，适用于高频和高功率器件^[29-31]。GaN晶体管在功率开关电路中支持高频开关，产生更少热量，广泛应用于无线通信、雷达设备和电源^[32,33]。GaN面临成本、缺陷和晶圆键合等挑战，高质量GaN在Si衬底上的生长可降低制造成本^[34]。

**2.3.3 SiC与GaN的对比研究**
SiC和GaN均具有宽禁带（SiC 3.2 eV，GaN 3.4 eV），但SiC击穿电压更高（最高10 kV）、热导率更高（5 W·cm^-1·K^-1），适用于高功率应用；GaN电子迁移率更高（2000 cm²/(V·s)）、饱和速度更快（2.5×10⁷ cm/s），适用于高频应用。GaN制造成本较高，SiC在长期高功率应用中更具成本效益^[35-37]。

**2.4 氧化物半导体材料**
氧化物半导体具有光学透明性、可调电导率、大面积加工性和柔性衬底兼容性。典型材料包括非晶氧化铟镓锌（a-IGZO）、氧化锌（ZnO）和超宽禁带氧化镓（β-Ga₂O₃）^[38]。

**2.4.1 a-IGZO**
a-IGZO在先进高分辨率薄膜晶体管（TFT）中成为主流，电子迁移率10–20 cm²/V·s，适用于OLED、可折叠和可穿戴显示器^[39]。

**2.4.2 ZnO**
ZnO是直接宽禁带半导体（禁带3.37 eV，激子结合能60 meV），用于紫外光电探测器、透明电子器件、气体传感器和压电器件^[40]。

**2.4.3 β-Ga₂O₃超宽禁带半导体**
β-Ga₂O₃具有超宽禁带（约4.7–4.9 eV）和极高击穿电场，适用于远超过SiC和GaN的高压功率器件^[41,42]。

**2.4.4 氧化物半导体应用**
a-IGZO、ZnO和β-Ga₂O₃用于显示、传感和超宽禁带功率器件；过渡金属氧化物（HfO_x、TiO_x、TaO_x）用于忆阻器件和神经形态计算中的人工突触^[43,44]。

**3 新兴半导体器件**
**3.1 先进晶体管架构概述**
随着Si CMOS接近缩放极限，平面MOSFET出现短沟道效应、泄漏、阈值电压变化和功率密度问题，推动了FinFET、GAA纳米片FET和CFET等先进架构的发展^[45]。半导体器件演进分为两条互补方向：一是通过先进CMOS架构（FinFET、GAA、纳米片FET、CFET）延续Si技术；二是探索超越CMOS技术（TFET、自旋电子器件、忆阻系统、神经形态架构）^[46,47]。

**3.2 FinFET技术**
FinFET是先进CMOS技术，采用三维（3D）鳍形沟道改善静电栅控，抑制短沟道效应，降低泄漏电流，实现22 nm以下CMOS缩放。2011年英特尔在22 nm节点商业化，目前仍是主流，但技术路线图显示将向GAA纳米片晶体管过渡^[48-50]。

**3.2.1 工作原理与结构**
栅极包裹垂直鳍，改善沟道控制，减少短沟道效应，适用于更小节点^[51]。

**3.2.2 电性能与优势**
相比平面CMOS，FinFET提供更高驱动电流、更低泄漏和更快开关速度^[52,53]。

**3.2.3 制造问题**
需精确控制鳍的高度、宽度和间距，3D几何结构增加寄生电容和电阻，通过栅极优先或栅极后置（替代金属栅RMG）技术缓解^[54]。

**3.2.4 近期发展**
高k栅介质和InGaAs等沟道材料的集成改善了FinFET性能^[55]。

**3.3 GAA与纳米片FET**
GAA器件用栅极完全包围导电沟道，改善静电控制并降低泄漏，实现更高驱动电流和能效。三星、英特尔和台积电已商业化GAA技术，作为FinFET的继承者^[56]。

**3.3.1 工作原理**
沟道由垂直纳米线或水平堆叠纳米片形成，栅极完全覆盖，增加栅电容，降低亚阈值摆幅（SS）和功耗。

**3.3.2 纳米片FET**
最成熟的商业GAA架构，通过垂直堆叠多个水平Si纳米片增加沟道宽度和驱动电流，更易制造^[57]。

**3.3.3 工业采纳**
三星率先商业化3 nm GAA（MBCFET），英特尔采用RibbonFET，台积电宣布2 nm（N2）纳米片GAA^[58]。

**3.3.4 未来方向与挑战**
GAA制造复杂，需精确选择性外延生长、纳米片释放、先进刻蚀和高分辨率光刻。未来技术将向CFET、背面供电网络（BSPDN）和单片3D集成发展^[59]。

**3.4 纳米线晶体管**
纳米线晶体管通过GAA控制提供卓越静电完整性，一维（1D）沟道几何结构有效抑制短沟道效应，适用于5 nm以下节点^[60]。可采用Si、III–V化合物（如InAs）或二维材料（如石墨烯）实现。

**3.4.1 工作结构与原理**
单根半导体线作为沟道，栅极环绕，1D几何结构实现更好静电控制，适合亚5 nm节点^[60]。

**3.4.2 电性能与优势**
相比FinFET，GAA纳米线FET具有更高驱动电流、更陡亚阈值斜率、更低泄漏和更好开关性能^[61]。

**3.4.3 制造挑战**
需精确控制纳米线直径和对齐，采用化学气相沉积（CVD）和选择性区域生长（SAG）等方法^[62,63]。

**3.5 TFET**
TFET依靠带间隧穿效应导电，可实现低于60 mV/decade的亚阈值摆幅（SS），适用于超低功耗电路（如便携设备、物联网IoT、边缘AI）。使用III–V族半导体、二维材料（2D）和石墨烯异质结提高了隧穿效率和开态电流，但开态电流低和制造集成仍是障碍^[64,65]。

**3.6 自旋电子半导体器件**
自旋电子器件利用电子自旋进行信息处理，具有低功耗、高速开关和高耐久性。磁隧道结（MTJ）、自旋阀和自旋转移矩磁随机存取存储器（STT-MRAM）已商业化；自旋轨道矩、拓扑材料和磁性斯格明子（skyrmions）的研究推动了低功耗计算和AI加速器^[66]。

**3.7 忆阻器件**
忆阻器通过电压编程改变电阻状态存储信息，类似生物突触，用于非易失性存储器、神经形态计算和存内计算。HfO_x、TiO_x、TaO_x和IGZO等材料表现出稳定阻变行为^[67]。

**3.8 工业视角**
商业采纳正从FinFET向GAA纳米片过渡，超越CMOS研究聚焦于神经形态加速器、量子处理器和异构集成^[68]。

**3.9 碳纳米管场效应晶体管（CNT-FET）**
CNT-FET自20世纪90年代提出，利用高载流子迁移率和近弹道输运，适用于高速、超低功耗纳米电子学。2024年，通过高纯度半导体CNT生产技术和大规模集成，已实现CNT-FET集成电路，包括CPU和ROM芯片^[69-71]。CNT晶体管性能指标包括开关比10⁶–10⁸、亚阈值摆幅约60 mV/decade、载流子迁移率10⁴–10⁵ cm²/V·s、可缩放至亚10 nm等^[72-78]。

**3.10 FinFET、纳米线晶体管与CNT-FET的对比**
FinFET采用3D多栅结构，良好静电控制，驱动电流较高，泄漏较低，制造成熟，广泛用于CPU、GPU、AI芯片。纳米线晶体管采用1D GAA结构，更优静电控制，极低泄漏，更高驱动电流，但制造更复杂，商业采纳有限。CNT-FET采用1D碳纳米管沟道，拥有最佳静电控制、近零泄漏、极高集成密度（>100百万晶体管/mm²）和最快开关速度，但制造挑战极大，与CMOS兼容性差，仍处于研究阶段^[79-87]。

**4 二维材料与范德华（VdW）异质结**
二维材料（如石墨烯、过渡金属二硫族化物TMDs）具有高载流子迁移率、可调带隙和原子层厚度，通过VdW异质结构可实现超越当前半导体器件的性能^[88,89]。

**4.1 二维材料的出现**
**4.1.1 石墨烯**
高导电性，低温载流子迁移率200 000 cm²/V·s，近弹道输运，但缺乏本征带隙限制数字逻辑应用^[92,93]。

**4.1.2 TMDs**
如MoS₂、WS₂，从块体间接带隙变为单层直接带隙，适用于光电子和纳电子器件^[94]。

**4.1.3 六方氮化硼（hBN）**
绝缘体，高热稳定性和机械性能，常作为石墨烯和TMDs的衬底^[95]。

**4.1.4 黑磷（BP）**
可调直接带隙半导体，适用于光电探测器^[96]。

**4.1.5 拓扑绝缘体（TIs）与超导体**
具有拓扑保护表面态，适用于量子计算和自旋电子学^[97]。

**4.2 VdW异质结**
通过垂直堆叠不同二维材料形成，无需严格晶格匹配，由弱VdW力结合。用于电子、光电子和量子器件，可实现原子级界面控制和带隙工程^[100,101]。

**4.2.1 制备技术**
包括机械剥离、化学气相沉积（CVD）和分子束外延（MBE）^[102]。

**4.2.2 VdW异质结特性**
层间扭转角影响电子特性，如石墨烯-TMD异质结中的平带和相关绝缘相^[103]；层间耦合控制带结构和电荷转移，实现带隙工程和量子态^[104]。

**4.3 二维材料与VdW异质结的应用**
**4.3.1 电子学与晶体管**
TMDs具有可调带隙，适合FET；石墨烯-TMD异质结提升性能^[105,106]。

**4.3.2 光电子学**
单层TMDs直接带隙，用于激光器、LED和光电探测器；石墨烯-TMD异质结用于超快光子器件^[107,108]。

**4.3.3 自旋电子器件**
二维材料具有长自旋扩散长度和可调自旋轨道耦合，用于自旋注入、自旋过滤和自旋电流产生，已演示MTJ、自旋阀和MRAM^[109]。

**4.3.4 能量收集与存储**
二维材料用于超级电容器、电池和太阳能电池，利用高表面积和电导率^[110,111]。

**5 量子计算硬件**
量子计算利用叠加和纠缠解决经典计算机无法处理的问题。主要硬件技术包括超导量子比特、离子阱系统、中性原子、硅自旋量子比特、光子量子处理器和拓扑量子比特^[112,113]。

**5.1 超导量子比特**
最成熟，使用约瑟夫森结，易于缩放（类似半导体工艺），已实现超过100个量子比特，但退相干时间和低温操作是限制^[114]。

**5.2 离子阱量子系统**
使用激光脉冲操纵离子量子比特，具有高保真度和长相干时间，但缩放困难^[115]。

**5.3 拓扑量子比特与量子材料**
利用拓扑保护态，抗退相干，基于拓扑绝缘体（如Bi₂Se₃、Sb₂Te₃）和超导体，实现马约拉纳量子比特^[116]。

**5.4 量子传感技术**
利用量子效应实现超高精度检测，如金刚石氮空位（NV）中心、超导量子干涉器件（SQUID）^[117]。

**5.5 挑战与未来展望**
包括退相干、错误传播、有限可缩放性和低温需求。未来异构平台将集成先进CMOS与超越CMOS加速器，包括传统处理器、神经形态加速器和量子协处理器^[118-120]。

**6 神经形态计算**
**6.1 神经形态计算基础**
受大脑结构启发，将计算和存储紧密集成，消除冯·诺依曼瓶颈，大幅提升能效。基于脉冲神经网络（SNN）的事件驱动计算和大规模并行处理^[123,124]。

**6.2 SNN**
信息编码为离散脉冲，实现稀疏事件驱动计算，能耗极低。CMOS电路、忆阻突触和混合信号架构的SNN加速器已展示潜力^[125,126]。

**6.3 忆阻神经形态硬件**
氧化物基忆阻器（HfO_x、TiO_x、TaO_x）提供非易失可调电导调制，用于人工突触，但存在器件变异性和耐力问题^[127]。

**6.3.1 电控忆阻器**
通过电信号调谐电导，机制包括离子迁移、细丝传导和电荷俘获，可实现长期增强（LTP）和长期抑制（LTD）^[128,129]。

**6.3.2 光控忆阻器**
通过光刺激调谐电导，结合光电探测和阻变存储，用于人工视觉系统^[130,131]。

**6.4 神经形态硬件平台**
**6.4.1 工业实现**
IBM TrueNorth具有百万可编程神经元，英特尔Loihi和Loihi 2具有片上学习能力^[139,140]。

**6.5 神经形态计算应用**
**6.5.1 AI与边缘计算**
低功耗适用于始终在线的AI系统^[141]。

**6.5.2 机器人与自主系统**
高并行和低延迟处理提升感知和交互能力^[142]。

**6.5.3 脑机接口**
实现生物大脑与机器的直接交互^[143]。

**6.5.4 智能传感与机器视觉**
光控忆阻器硬件的集成传感与处理^[144]。

**6.6 挑战与未来展望**
挑战包括器件变异性、耐力、大规模集成和算法-硬件协同优化。未来研究将结合先进CMOS与超越CMOS加速器，采用异构集成、小芯片架构、3D集成和AI辅助设计自动化^[145,146]。

**7 结论与展望**
本文总结了从经典CMOS到先进CMOS架构，再到下一代超越CMOS技术（TFET、自旋电子学、忆阻逻辑、神经形态和量子计算）的演进。宽禁带、氧化物、二维和异质材料的研究表明，未来计算依赖于材料、器件和智能系统的融合。制造能力、可靠性、量子纠错、AI自动化设计和环境可持续生产方法将定义未来半导体技术趋势。