模拟开关1R忆阻交叉阵列中的导线电阻影响与补偿方法

《Solid-State Electronics》：Wire resistance impact and compensation methods in analog switching 1R memristive crossbar arrays

　　

本文讨论了将高度可扩展且具有界面开关特性的多比特（multi-bit）Ti/Al₂O₃/NbO_x/Ti双层忆阻器（memristor）堆栈集成到3×3无源交叉阵列（crossbar array）中。结合导线电阻（wire resistance），研究人员讨论了影响和方法以增强电压传递，从而实现有效的二比特向量矩阵乘法（two-bit vector matrix multiplication, VMM）。最后，提出了通过脉冲VDD/2和VDD/3方案对单元进行动态编程和擦除的参数调谐策略，以实现多比特向量矩阵乘法。

**论文解读：模拟开关1R忆阻交叉阵列中的导线电阻影响与补偿方法**

**研究背景**
忆阻交叉阵列（memristive crossbar array）因其可并行执行向量矩阵乘法（vector matrix multiplication, VMM）而成为神经形态计算的核心架构。然而，无源交叉阵列（passive crossbar array）中缺乏选择器件（selector device），需依赖忆阻器自身的自限流（self-compliance）和非线性电流-电压（I-V）特性来避免介电击穿。双层Ti/Al₂O₃/NbO_x/Ti忆阻堆栈具备上述特性，适合集成于无源阵列。但其集成面临两大挑战：一是底部电极（bottom electrode, BE）的高薄层电阻（sheet resistance, R_sh）导致电压降（voltage drop），影响器件开关一致性；二是位线（bit line, BL）和字线（word line, WL）的导线电阻（wire resistance）进一步降低有效电压，限制VMM精度。研究人员旨在分析这些阻性影响并开发补偿方法，以实现高效的多比特VMM，并探索动态编程/擦除方案以支持模拟运算。这一研究发表于《Solid-State Electronics》。

**关键技术方法**
研究人员在p型硅衬底上制备了面积为25 μm²至2500 μm²的单器件，以及3×3交叉阵列（单元面积25 μm²），采用激光光刻（laser lithography）和剥离工艺（lift-off）制造五层结构：BL（40 nm Ti）、活性堆栈（Ti/Al₂O₃/NbO_x）、TE（30 nm Ti/20 nm Pt）、隔离层（150 nm Al₂O₃）和WL（10 nm Ti/150 nm Al）。使用X射线反射法（X-ray reflectometry）和扫描电子显微镜（scanning electron microscopy, SEM）监测厚度与尺寸，电学表征在探针台上利用Keithley参数分析仪完成。通过测量不同尺寸器件的I-V曲线，结合BL电阻计算，提出电压补偿策略，并采用准静态和脉冲模式（VDD/2和VDD/3方案）评估VMM性能。

**研究结果**

**3. Bottom electrode sheet resistance impact on resistive switching（底部电极薄层电阻对阻变的影响）**
研究人员通过测量不同TE尺寸器件的I-V曲线发现，激活步骤（-4 V）使器件从高阻态（high resistive state, HRS）切换至低阻态（low resistive state, LRS），表现出自限流特性，无需外部电流限制（current compliance, CC）。然而，复位电流（3 V）变化较大，且随着面积增大，激活电流线性增加，复位电流反而下降，这与直观相反。通过引入250 Ω的BE电阻串联模型，证实了电压降随电流增大而增大，导致较大器件有效电压降低，阻碍有效开关。补偿BE电压降后，获得了与面积无关的恒定电流密度（J-V_eff特性），表明界面开关忆阻器具有可扩展性。25 μm²器件在1 V下实现10 MΩ（LRS）和100 MΩ（HRS），开关比R_ON/R_OFF为10。

**4. Bit line resistance and compensation in 1R crossbar array（1R交叉阵列中的位线电阻与补偿）**
研究人员将5×5 μm器件集成至3×3无源阵列，计算了两种Ti-BL薄层电阻（60 Ω/□和40 Ω/□）下的BL线电阻（R₁和R₂）。基于电压降分析，将激活电压从-4 V补偿至-4.25 V，并设置100 μA的CC，成功在两种阵列中实现了LRS一致性（图7紫色箱线图）。但高线电阻R₁导致HRS切换不充分，而通过设计降低BL电阻至R₂后，开关窗口（R_ON/R_OFF=10）在45个单胞中可重复，与图4结果吻合。

**5. VMM on 1R crossbar arrays（1R交叉阵列上的向量矩阵乘法）**
研究人员将所有单元复位至HRS或设定至LRS矩阵，在WL施加七种1和0的组合向量（1 V读电压），测量BL输出电流。HRS下输出电流从5 nA增至25 nA，LRS下从50 nA增至150 nA，与理论计算值以及图7b的统计结果一致。所有输入向量下开关比保持为10，成功实现了二比特VMM。

**6. Switching kinetics of crossbar test structures and cells（交叉阵列测试结构与单元的开关动力学）**
研究人员利用SPICE模型模拟VDD/2和VDD/3方案，并在单器件上施加脉冲序列（图9、10）。发现1 μs脉冲宽度下单元保持HRS，随脉冲宽度增加至1 s（-3 V）可实现LRS（3 μA）；但复位读电流显示长时间脉冲导致漏电流超过激活时的最大电流（10 μA）。在交叉阵列中，将设定脉冲时间增至1.1 s、CC调至500 μA后，LRS偏差减小且稳定（图11）。进一步分析表明，-3 V、1 s的编程脉冲和3 V、1.1 s的擦除脉冲在VDD/3方案下可行，未被选中的单元仅承受-1 V（1.1 s）或1 V（1 s），不足以引起非意图状态变化。通过增大脉冲幅度（2 V至3 V，1 s），可实现多阻态编程，为模拟VMM的单步乘法加法操作奠定基础。

**总结与讨论**
研究人员系统分析了BE薄层电阻和导线电阻对界面开关忆阻器性能的影响，提出了基于电压降计算的补偿策略，并通过降低线电阻改善了开关一致性。在3×3阵列中成功实现了二比特VMM，验证了开关比为10的稳定窗口。开关动力学研究进一步表明，VDD/3方案下的脉冲参数（-3 V/1 s编程，3 V/1.1 s擦除）可有效编程和擦除单元，且未影响相邻单元，同时通过调整脉冲幅度可实现多阻态，支持模拟VMM。**结论部分翻译**：在这项工作中，研究人员研究了BE R_sh对界面开关忆阻器性能的影响，其中有效设定电压和最大电流决定了BE上的电压降，进而影响面积相关的复位电流。研究人员还讨论了集成至交叉阵列的双层堆栈的导线电阻影响，并提出了补偿策略。通过降低线电阻并实施建议方法，忆阻器件的开关效率得到改善，同时在3×3阵列上实现了二比特VMM，其中单元被编程至LRS并擦除至HRS。研究人员展示了在VDD/3方案下改进脉冲测量以实现无源存储阵列中模拟VMM性能的选项与挑战。