一种基于FPGA的资源高效随机数生成器架构，采用混合熵融合与2D-MCS混沌耦合技术

《Integration》：A resource-efficient FPGA-based TRNG architecture with hybrid entropy fusion and 2D-MCS chaotic coupling

　　•专为资源有限的边缘设备设计的紧凑型随机数生成器。•通过混沌状态耦合融合逻辑电路与模拟电路的噪声。•在主路径中嵌入混沌混合机制，以减少独立的处理逻辑。•即便某个物理噪声源出现故障，仍能保持输出的随机性。•采用动态采样间隔提升输出的不可预测性。

引言
物联网终端通常使用轻量级的嵌入式处理器，但其安全机制需要高质量的随机数。近期针对RISC-V物联网设备的硬件安全研究也强调了在严格性能和资源限制下实现轻量级保护机制的重要性[1]。随机数对于对称密钥、会话密钥以及传输层安全（TLS）和数据报传输层安全（DTLS）等安全协议而言不可或缺，这些协议的安全性完全依赖于高质量的熵源。在资源受限的物联网节点上，研究人员常常利用加速度计、陀螺仪和磁力计等内置传感器直接采集环境噪声作为熵源，从而形成基于传感器的熵源方案[2]。虽然这些方案在正常运行条件下能够提供随机性，但其可靠性在很大程度上取决于底层硬件的状况以及外部环境的稳定性[3]。

早期的真随机数生成器设计主要依赖单一的物理熵源，如环形振荡器的抖动或数字电路的亚稳态现象。尽管结构简单，但这些设计的随机性依赖于特定的硬件条件及环境稳定性，导致熵产生率较低，且容易受到环境干扰和非理想运行条件的影响[4]。为提升稳健性和熵产生率，研究逐渐转向混合熵源设计，这类设计整合了热噪声、抖动和亚稳态等多种物理噪声机制[5]。真随机数生成器的随机性源于不可预测的物理现象，但这些现象本身并非绝对稳定。近期研究反复表明，基于互补金属氧化物半导体技术的熵源（如热噪声和随机电报噪声）会因温度波动、电压漂移以及晶体管老化而出现特性显著变化。例如，基于振荡器的真随机数生成器的输出频率会随温度变化而漂移，这可能导致熵产生率下降或出现周期性模式。在物联网节点广泛部署的复杂环境中，这种对环境的敏感性尤为突出，给真随机数生成器的长期可靠性带来了根本性挑战[6]。此类不可控的物理漂移使得仅依靠物理层进行校准极为困难，因此需要在架构层面引入容错机制。

传统的真随机数生成器设计与验证往往基于一个隐含假设，即熵源始终处于良好状态。近期关于嵌入式系统和物联网平台安全的综述表明，尤其是在以硬件为导向的系统中，运行时的攻击面仍然十分多样[7]。然而，最新的安全分析显示，当真随机数生成器遭受电源故障、时钟扰动和电磁干扰等物理攻击时，其输出随机性可能会显著下降，甚至在极端情况下表现出可预测的行为[8]。此外，最近的综述和安全分析还表明，单一的物理熵源（如环形振荡器或亚稳态电路）极易受到物理攻击。由于缺乏针对熵源退化的固有容错机制，一旦外部环境导致熵源被锁定或出现频率漂移，这类真随机数生成器的输出可能会变得可预测或严重退化[6]。在主生成路径中引入有限字长的2D-MCS混沌状态耦合机制，是提升扰动扩散效果和熵条件作用的有效方法。尽管基于混沌状态的数字结构具备强大的扰动传播和去相关性能力，但其硬件资源开销往往限制了其在物联网边缘设备中的应用。将混沌非线性动力学深度集成到真随机数生成器的主生成路径中会带来较高的设计复杂度，而在资源极为有限的嵌入式环境中，这种设计往往难以实现。

因此，当前物联网领域的真随机数生成器设计面临着一个矛盾：很难同时满足低资源消耗、对源退化的容忍度以及高质量随机性调控的要求。现有的混合方案往往体积庞大，而轻量级方案则往往会在稳健性或调控能力方面做出妥协。为应对上述挑战，本文提出了一种专为资源受限的物联网节点设计的轻量级、具备源退化容忍能力的混合真随机数生成器架构。该设计创新性地结合了基本逻辑熵源与FPGA芯片中由Xilinx模数转换器产生的辅助模拟不确定性，并采用低资源成本的有限字长2D-MCS混沌耦合内核（以下简称所提出的2D-MCS耦合内核）作为主路径中的熵融合与去相关组件，用于对物理熵输入进行非线性重映射和条件处理。本文的主要贡献如下：
1. 提出了一种基于多源异构融合的轻量级真随机数生成器架构：该设计将基本逻辑熵源（环形振荡器）与FPGA芯片中由XADC产生的辅助模拟不确定性相结合。这种数字-模拟异构融合机制降低了對单一物理源的依赖，提升了对源退化场景的容忍度。此外，作为固定的宏观资源，XADC能够在不大幅增加逻辑资源开销的情况下提供额外的物理扰动源。
2. 设计了一种高效能的2D-MCS耦合内核用于随机性调控：为解决基于混沌状态的结构存在的高资源开销问题，本文设计了一种轻量级的数字实现方法，用以构建非对称的二维有限字长混沌状态耦合内核。作为主随机数生成路径的一部分，该模块通过非线性状态演化，对原始熵源中的微小扰动进行有效扩散，从而在不增加过多硬件开销的情况下提升熵融合效果、减弱统计相关性，并改善输出质量。
3. 进行了硬件实现及在熵源退化条件下的稳健性验证：本文在多种FPGA平台及不同的熵源退化场景下，对所提出的架构进行了硬件级验证。打破了“熵源始终处于良好状态”这一假设，本文在受控的单熵源故障场景下进行了测试。实验结果表明，即使在单个熵源发生故障的情况下，系统依然能够通过NIST SP 800-22标准规定的全部15项测试，整体通过率高达≥98%（α=0.01）。

本文的其余部分结构如下：第2节回顾相关研究，为所提出的适用于物联网场景的轻量级真随机数生成器提供背景，并探讨实现成本与安全性之间的权衡关系。第3节详细介绍系统架构，重点阐述多源熵融合与非对称非线性状态演化机制。第4节分析简化后的2D状态耦合内核的有限字长特性，包括其状态空间占用情况以及扰动扩散行为。第5节介绍在特定运行条件下的FPGA实现方案及实验验证结果。最后，第6节对全文进行总结，并指出未来的研究方向。

相关研究
早期关于真随机数生成器的研究主要集中在单一物理熵源上，典型的代表包括基于环形振荡器相位抖动的机制以及数字电路的亚稳态效应相关技术[9]。由于这类方案具有结构规整、实现路径清晰，且面积和功耗开销较低，因此被广泛应用于FPGA和专用集成电路平台，尤其是那些资源受限的嵌入式系统之中[10]。

概述
对于资源受限的嵌入式系统及物联网节点而言，如何在硬件资源开销、高质量输出以及系统稳健性之间取得平衡，是一项至关重要的设计任务。与传统主要依赖单一物理熵源或独立后处理模块的真随机数生成器不同，本文提出了一种具有多级熵融合功能的混合式、紧密耦合的架构。该架构的引擎机制采用了双重结构设计，结合了物理熵事件触发与非线性处理技术。

非对称2D-MCS混沌耦合内核的简化建模
完整的RTL实现并非传统动力系统概念中的独立自主映射结构。除了两个主要的状态变量外，硬件设计还包括外部熵源注入、事件触发式更新、内部辅助状态、非均匀采样控制、历史状态缓冲以及时间积分功能。因此，完整的实现方案更适合作为一个由多种因素持续驱动的开放型、有限字长的数字系统来理解。

实验与评估
为在实际硬件环境中验证所提出的混合真随机数生成器架构的随机性质量、资源效率以及一定的实现稳健性，我们在多种FPGA平台上进行了系统级实现与测试。这些实验旨在评估在资源受限条件下的硬件开销与能耗水平、生成的序列是否符合高阶统计随机性要求，以及系统在熵源出现异常时的稳定性。

结论
本文提出了一种专为FPGA平台设计的真随机数生成器架构，该架构将混合熵源与所提出的2D-MCS耦合内核相结合。通过将该内核的扰动扩散与非线性状态调控功能融入核心熵融合路径，该设计无需依赖独立的后处理电路即可实现内在的去相关处理及随机性提升。这种方法有助于增强系统的安全性。

利益冲突声明
作者声明不存在任何可能影响本文研究工作的已知财务利益关系或个人关系。

致谢
本研究部分得到了中国国家自然科学基金项目（编号62201325）、中国山东省高等学校青年创新科研计划项目（编号2023KJ096）、山东省自然科学基金项目（编号ZR2020QF027）以及中国安全科学技术研究院基础研究项目（编号2025JBKY13）的支持。

董建奇|王伟科|王晓磊|刘子轩|王伟|刘佳萌|刘子瑞