一种用于MEMS传感应用的12kHz带宽、110.56 dB信噪比比的ΔΣ型ADC，采用斩波调制和DWA反馈技术

《Microelectronics Journal》：A 12kHz-BW 110.56 dB-SNDR DT ΔΣ ADC Using Chopping Modulation and DWA Feedback for MEMS Sensing Applications

　　

摘要

本文介绍了一种专为高分辨率MEMS传感接口设计的离散时间三阶2位sigma-delta（ΣΔ）模拟-to-数字转换器（ADC）。为解决固有噪声和线性度问题，该设计采用了斩波稳定技术来降低积分器闪烁噪声，同时运用数据加权平均（DWA）方法来减少反馈数字-to-模拟转换器（DAC）中的失配误差。此外，还采用了基于逐次逼近寄存器（SAR）的量化器，相比传统闪存架构能显著降低硬件开销。该ADC在180纳米CMOS工艺中实现，布局后仿真显示，在256倍过采样比下，其在12千赫信号带宽内的峰值信噪干扰比可达110.56分贝，信噪比则为110.03分贝。这些性能指标对应的Schreier优值约为174.4分贝，表明该ADC非常适合用于高精度低频传感应用。

引言

MEMS传感技术已成为现代电子系统中的关键技术，在生物医学仪器、精准农业、消费电子[1]以及物联网[IoT][2]等诸多领域都展现出快速的发展势头。图1展示了典型MEMS传感接口的架构概览。在这种架构中，温度或湿度变化等物理刺激由MEMS传感器元件转换为微小的模拟信号，随后这些信号会经过低噪声增益放大器处理，并由模拟-to-数字转换器转化为数字信号。这样的数字形式便于后续通过数字信号处理器（DSP）进行信号处理，从而实现高效的数据存储、分析或无线传输。

MEMS传感接口通常处理的是频率在几百赫兹到几万赫兹之间的微弱物理信号，这类信号的幅度变化极小，因此需要高精度的采集技术。虽然现有的噪声整形逐次逼近寄存器（NS-SAR）ADC能够在这一频率范围内工作，但由于存在电荷传递不完整和电容失配等固有缺陷，其有效位数（ENOB）通常仅限于12到14位[3][4]。相比之下，离散时间sigma–delta（ΣΔ）ADC则通过过采样和噪声整形技术实现了更高的分辨率以及更强的失配容忍能力，因此非常适用于高精度的MEMS读出系统[5][6][7][8][9][10]。不过，现有的最先进ΣΔ ADC在MEMS及其他高分辨率应用中仍面临三个主要挑战：一是进一步提升分辨率以实现更准确的信号重建；二是降低功耗以满足超低功耗要求；三是减少硬件开销以便实现多传感器的高密度集成。其中一个核心研究难题就是如何在不过度增加电路复杂度或面积成本的情况下，克服那些限制分辨率的电路缺陷。

此前已有研究通过各种架构创新来解决这些问题。例如，参考文献[11]通过采用相关电平移位（CLS）和采样噪声消除（SNC）技术来优化功耗与分辨率之间的平衡。CLS技术能够提升积分器的等效开环增益，而SNC则可以抑制第一级积分器中的主要采样噪声。该设计在1.2伏工艺中实现，其信噪干扰比为88分贝，功耗仅为80微瓦。参考文献[12]则着眼于在工艺、电压和温度变化情况下保持分辨率的稳定性，提出了由反相电压跟随器辅助的无源有限脉冲响应（FIR）滤波器结构。通过用单位增益路径替代开环动态放大器，该架构能够在不同的工艺、电压和温度条件下保持稳定的分辨率。类似地，参考文献[13]为音频用ΣΔ ADC设计了一种新型动态放大器，取消了多余的共模电容，并增加了辅助支路以加快积分器的稳定速度，使得该ADC在0.8伏电压、50微瓦功耗下的信噪干扰比达到了89.6分贝。

然而，随着航空航天、精密计量以及科学仪器等领域对MEMS技术的需求不断增长，所需的ENOB水平已经超出了那些仅有约90分贝信噪干扰比的设计所能实现的范畴。为填补这一空白，本文提出了一种基于积分器级联带前馈（CIFF）架构的全前馈式三阶2位离散时间ΣΔ ADC。该设计采用了斩波稳定技术来抑制积分器闪烁噪声，使用了基于SAR的量化器来减少比较器的数量，同时还运用DWA技术来减轻反馈DAC中的失配问题。在180纳米CMOS工艺中的布局后仿真结果显示，该ADC在256倍过采样比、12千赫带宽条件下的信噪干扰比为110.56分贝，信噪比为110.03分贝，对应的Schreier优值则为174.4分贝。

本文的其余部分结构如下：第二部分将详细介绍所提出的ΣΔ ADC的系统级架构及电路实现方式；第三部分会介绍其布局设计、功耗分析、布局后仿真结果，以及与现有最先进技术的对比评估；最后，第四部分将对全文内容进行总结。

章节要点

所提出的ADC架构

• A
  系统架构与系数分析

为在较高分辨率与适度硬件复杂度之间取得平衡，所提出的ADC采用了三阶CIFF架构，搭配2位量化器以及256倍的过采样比。这一过采样比的选择能够在降低热噪声与保障时序裕度及控制功耗之间找到平衡，避免了更高过采样比可能带来的过高要求。尤为重要的是，该设计还引入了一条辅助直接前馈路径，可将输入信号直接传递到求和节点，从而

布局后仿真结果与分析

所提出的离散时间ΣΔ ADC是在标准的180纳米CMOS工艺中实现的，其有效面积为1.3平方毫米，如图9(a)所示。该ADC以1.8伏的单电源供电，采样频率为6.144兆赫，功耗大约为5毫瓦。图9(b)详细展示了该ADC的功耗分布情况，可以看出积分器和基于SAR的量化器占据了总功耗的大部分。

图10(a)展示了该ADC在典型工况下的输出频谱

结论

本文介绍了一种采用全前馈CIFF架构的离散时间三阶2位ΣΔ ADC，该ADC专为高精度MEMS传感系统而设计。通过在第一个积分器中加入斩波稳定技术，该设计有效降低了闪烁噪声和偏移误差，从而提升了模拟前端部分的噪声性能。此外，还采用了DWA算法来减少反馈DAC中的电容失配带来的影响，进而确保了系统的稳定性

利益冲突声明

? 作者声明自己不存在任何可能影响本文研究成果的已知财务利益或个人关系。

致谢

本研究得到了四川省科技计划项目的支持，项目编号为2025ZHCG0009。

Fan Yu|Tongyi Fang|Shouzheng Ding|Lei Yan|Qi Yu|Kejun Wu|Ning Ning

电子科技大学