单片集成极化掺杂InGaN p-FET与GaN n-FET实现互补逻辑电路

《SCIENCE ADVANCES》：Monolithically integrating polarization-doped InGaN p-FET and GaN n-FET for complementary logic circuitry

　　

摘要：低效的p型杂质掺杂长期以来阻碍了宽禁带半导体在集成电路（ICs）中的实际应用。在宽禁带III族氮化物半导体中，固有的极化效应为调控电学性能提供了一种替代途径。本文报道了将极化掺杂InGaN p沟道FET与极化掺杂GaN n沟道FET进行单片集成，以实现互补逻辑（CL）电路。增强模式（E-mode）InGaN p-FET实现了超过20 mA/mm的高电流密度。研究人员构建了一系列III族氮化物CL基本模块，包括反相器、环形振荡器（RO）、与非门（NAND）、或非门（NOR）、RS锁存器和六管静态随机存取存储器（6T-SRAM）。反相器实现了154.1 V/V的高最大电压增益，RO实现了创纪录的每级10.4 ns短传播延迟。此外，研究人员还演示了CL缓冲器与高电压GaN功率晶体管的单片集成。这些结果确立了极化掺杂III族氮化物CL平台作为高频电源管理集成电路和恶劣环境电子器件的一种有前景的解决方案。

研究背景与意义

硅基技术的巨大成功很大程度上归功于硅材料中高效的n型和p型掺杂。然而，在宽禁带（WBG）半导体中同时实现高效的n型和p型掺杂仍是一项重大挑战。这一限制直接阻碍了基于WBG的互补逻辑（CL）电路的发展——该技术对未来电源管理系统和恶劣环境电子器件具有变革性潜力。

在宽禁带III族氮化物半导体中，固有的极化效应为无需外部杂质即可产生高密度载流子提供了替代途径。极化由两个分量组成：源于非中心对称晶体结构的自发极化（PSP），以及由晶格失配异质结构中应变感生的压电极化（PPZ）。异质结处的极化不连续产生固定的极化电荷。在AlGaN/GaN异质结构中，正极化电荷诱导出高电导率的二维电子气（2DEG）沟道，通常表现出约1800 cm2/Vs的高电子迁移率。因此，AlGaN/GaN高电子迁移率晶体管（HEMT）已成为射频电子和高效率功率电子的革命性技术。此外，采用增强模式（E-mode）p-GaN栅极HEMT进一步推动了GaN在功率开关应用中的广泛采用。

相比之下，GaN p沟道场效应晶体管（p-FET）尚未取得类似进展。研究人员已做出许多努力来开发倒置异质结构，如GaN/AlN和GaN/AlInGaN，以实现极化诱导的二维空穴气（2DHG）沟道。遗憾的是，这些异质结构与成熟建立的E-mode AlGaN/GaN n-FET技术不兼容，从而阻碍了单片GaN CL电路的发展。近年来，利用E-mode AlGaN/GaN n-FET的p-GaN栅极层作为空穴沟道，已实现了E-mode GaN p-FET与E-mode GaN n-FET的单片集成。然而，GaN中最常见的p型掺杂剂镁（Mg）具有高电离能（约170 meV），远超室温下的热能kBT（约26 meV）。因此，即使Mg掺杂浓度高达101? cm?3，所得空穴密度通常也仅限于101? cm?3量级。通过增加Mg掺杂水平来进一步提高空穴密度的尝试在很大程度上适得其反，因为过量掺杂会诱导补偿效应。这种低电离效率加上固有的低空穴迁移率（通常<20 cm2/Vs），导致GaN p-FET中的电流密度较低。

本研究内容与主要发现

本研究采用特制的p-InGaN/p-GaN/AlGaN/GaN异质结构，演示了极化掺杂E-mode InGaN p-FET与极化掺杂E-mode GaN n-FET的单片集成。通过利用p-InGaN/p-GaN界面处的极化不连续，通过场致电离而非热激活产生高密度2DHG。该策略使E-mode InGaN p-FET实现了20 mA/mm的高电流密度。采用p-InGaN/p-GaN栅极的E-mode GaN n-FET表现出与传统p-GaN栅极器件相当的性能。研究人员制备并表征了一系列III族氮化物CL基本模块，实现了154.1 V/V的高最大电压增益和创纪录的每级10.4 ns短传播延迟。CL反相器在高达200°C的温度下展现出稳健的热稳定性。此外，还成功演示了CL缓冲器与高电压GaN功率晶体管的单片集成。

关键技术方法

本研究采用金属有机化学气相沉积（MOCVD）在2英寸蓝宝石衬底上生长p-InGaN/p-GaN/AlGaN/GaN异质结构。器件制备采用光刻工艺定义图形，感应耦合等离子体反应离子刻蚀（ICP-RIE）进行干法刻蚀，氟基等离子体实现AlGaN表面自停止刻蚀。采用电子束蒸发形成Ti/Al/Ni/Au和Ni/Au金属堆叠分别用于n-FET和p-FET的欧姆接触。器件隔离通过多能量氟离子注入实现。p-FET采用凹槽栅极设计，保留20 nm p-InGaN层作为沟道区。栅极介质采用等离子体增强化学气相沉积（PECVD）沉积的15 nm SiNx层。温度相关霍尔测量（150–300 K）用于表征2DHG特性，透射电子显微镜（TEM）用于结构分析。

研究结果

极化掺杂InGaN p-FET与GaN n-FET：InGaN p-FET表现出增强模式工作，阈值电压（VTH）为-2.2 V，亚阈值摆幅（SS）为114 mV/dec，开关电流比（ION/IOFF）为1.46×10?。输出特性显示低导通电阻（RON）为0.65 kΩ·mm，高最大电流密度（Imax）为-20.4 mA/mm。脉冲模式ID-VGS测量显示VTH漂移仅0.2 V，表明栅极堆叠中界面陷阱密度较低。GaN n-FET同样表现出增强模式工作，VTH为1.2 V，SS为108 mV/dec，ION/IOFF为2.11×10?，RON为6.9 Ω·mm，漏极电流密度超过350 mA/mm。偏压温度不稳定性（BTI）表征在室温和200°C下进行，同时评估了瞬态导通行为和器件均匀性。

III族氮化物CL电路：通过单片集成高性能极化掺杂InGaN p-FET与GaN n-FET，实现了系列III族氮化物CL基本模块。CL反相器在6 V电源电压（VDD）下表现出轨到轨工作，噪声容限分别为1.30 V（逻辑低）和4.38 V（逻辑高），最大电压增益达154.1 V/V。反相器在25°C至200°C温度范围内保持稳健性能。5级环形振荡器（RO）在6 V VDD下实现9.6 MHz的基频振荡，每级传播延迟（τpd）为10.4 ns。NAND门、NOR门和RS锁存器均根据各自真值表实现正确逻辑操作并输出轨到轨信号。首次实现了基于GaN的CL 6T-SRAM，在6 V VDD下测得读裕度为1.23 V，写裕度为1.48 V。

CL缓冲器与GaN功率晶体管的单片集成：在同一p-InGaN/p-GaN/AlGaN/GaN异质结构上，通过增加栅漏距离（LGD）制备了具有不同电压等级的高压GaN功率晶体管。LGD为15 μm的E-mode GaN功率HEMT表现出VTH为1.2 V，RON为14.3 Ω·mm，击穿电压（BV）为1394 V。通过两个串联CL反相器控制同一晶圆上制备的高压GaN功率HEMT，在400 V母线电压下实现了正确的开关操作，验证了GaN功率集成电路的能力。

讨论与结论

通过在传统E-mode AlGaN/GaN n-FET平台中引入p型InGaN层，提出了p-InGaN/p-GaN/AlGaN/GaN异质结构。这个额外的p-InGaN层起到独特的双重功能作用：对于p-FET，它在p-InGaN/p-GaN界面引入净负极化电荷，促进高密度2DHG沟道的形成，使极化掺杂E-mode InGaN p-FET实现20.4 mA/mm的高电流密度和1.46×10?的大ION/IOFF；对于n-FET，p-InGaN层作为p型栅极层，维持有效耗尽2DEG以实现稳定E-mode工作。通过单片集成这些基于2DHG的InGaN p-FET和基于2DEG的GaN n-FET，实现了完整的III族氮化物CL门电路系列。所有电路均表现出轨到轨电压摆幅，反相器实现154.1 V/V的大最大电压增益，环形振荡器展现每级10.4 ns的创纪录短传播延迟。CL反相器在高达200°C的温度下具有稳健的热稳定性。此外，还成功演示了CL缓冲器与高电压GaN功率晶体管的单片集成。这些结果证明了III族氮化物CL电路在高频电源管理集成电路和恶劣环境电子器件中的巨大应用潜力。