《Electronics》:A Design-Technology Co-Optimization Framework Based on Process-Parameter Sensitivity Analysis
编辑推荐:
本文提出了一种适用于先进技术节点的设计-技术协同优化(DTCO)框架,该框架加速了此类节点的工艺优化探索。开发针对BSIM-CMG模型量身定制的自动参数提取算法,结合预测性神经网络,显著减少了DTCO工作流程周期时间。对关键电学参数随工艺变化的数据驱动敏感性分
本文提出了一种适用于先进技术节点的设计-技术协同优化(DTCO)框架,该框架加速了此类节点的工艺优化探索。开发针对BSIM-CMG模型量身定制的自动参数提取算法,结合预测性神经网络,显著减少了DTCO工作流程周期时间。对关键电学参数随工艺变化的数据驱动敏感性分析提供了优化探索路径,指导工艺参数的优化。以14 nm节点上的13级环形振荡器电路的优化为例,研究人员采用DTCO框架为最小功耗和最大性能的各自需求制定了Hfin工艺条件。该框架具有良好的可迁移性,可扩展到其他先进节点和新兴器件架构的设计-技术协同开发。
随着技术节点持续微缩,器件结构从二维平面架构逐步过渡到三维器件架构,复杂的器件结构和增加的工艺步骤加剧了器件性能优化的难度。采用设计-技术协同优化(DTCO)已成为探索先进节点器件优化路径和需求驱动芯片设计的重要方法。然而,现有DTCO流程中紧凑模型参数提取的迭代次数过多、精度不足,且深度学习方法的训练数据集在早期阶段匮乏。针对这些问题,研究人员提出了一种基于工艺参数敏感性分析的DTCO框架。该研究以14 nm节点FinFET器件为对象,通过技术计算机辅助设计(TCAD)仿真构建器件结构,并利用自动参数提取算法和人工神经网络(ANN)加速紧凑模型参数预测。以13级环形振荡器(RO)电路为例,对氧化层厚度(Hfin)工艺参数进行优化,分别确定了最小功耗和最大性能对应的工艺条件。该框架具有良好的可迁移性,可扩展至其他先进节点和新兴器件架构。论文发表在《Electronics》。
研究人员为开展研究主要用到以下几个关键技术方法:首先,利用Cogenda公司的TCAD工具构建14 nm FinFET三维器件结构,并仿真提取电学特性;其次,基于Levenberg–Marquardt(LM)算法开发BSIM-CMG紧凑模型自动参数提取算法,结合高斯-牛顿法和梯度下降法实现快速拟合;第三,构建包含三个隐藏层(每层800个神经元)的人工神经网络(ANN),以TCAD仿真数据训练模型,实现从工艺参数到紧凑模型参数的快速预测;最后,基于预测工艺设计套件(PDK)设计13级环形振荡器电路,并评估频率和功耗等关键指标。
研究结果部分:
**2. TCAD器件仿真**
**2.1 14 nm FinFET TCAD结构**:通过TCAD工具(Cogenda公司,中国江苏苏州)构建三维FinFET器件结构,并仿真提取转移特性(ID-VGS)、输出特性(ID-VDS)和电容-电压(C-VGS)曲线,从中提取关键电学参数。仿真考虑了准弹道输运、漂移-扩散载流子输运、量子限制、能带变窄及低场和高场迁移率退化等物理模型。
**2.2 工艺参数敏感性分析**:以NMOS器件为例,仿真不同工艺参数(包括栅极、鳍片和氧化层)对阈值电压(Vth)、开态电流(Ion)、关态电流(Ioff)和亚阈值摆幅(SS)的影响。通过一阶线性近似公式计算敏感性系数,量化各工艺参数对电学参数的影响趋势。结果表明:栅功函数是影响Vth的核心参数;增加鳍高(Hfin)可有效提升驱动电流;减小鳍宽可改善亚阈值摆幅。因此,DTCO优化中优先选择Hfin作为主要优化参数。
**2.3 自动紧凑模型参数提取**:基于BSIM-CMG模型(版本108),采用Levenberg–Marquardt算法自动提取模型参数。通过拟合误差函数(如均方根误差RMSE)和加权误差指标,实现ID-VGS、ID-VDS和C-VGS曲线的全局拟合。拟合结果与TCAD仿真数据对比,平均相对误差分别为2.64%、2.2%和3.01%,验证了高精度。此外,基于生成的数据集训练人工神经网络(ANN),用于加速模型参数预测,但ANN结果仅作为基础预测参考,最终仍需TCAD仿真和LM算法验证。
**3. 设计-技术协同优化框架**
**3.1 框架概述**:建立了基于TCAD仿真、自动参数提取、ANN预测和电路仿真的DTCO工作流。首先通过TCAD构建工艺仿真流程并配置参数,基于流片硅数据标定初始模型;自动提取过程将输入工艺参数和输出模型卡参数作为训练集迭代训练ANN;一旦ANN预测性能达标,即用于快速预测紧凑模型参数;构建预测工艺设计套件(含仿真模型卡、参数化单元和物理验证文件),支持环形振荡器电路设计和仿真,评估频率、门延迟、动态电流和静态漏电流等指标,若性能不满足要求则通过工艺调整迭代优化。
**3.2 环形振荡器电路的频率和功耗评估**:基于14 nm预测工艺设计套件设计13级环形振荡器电路(含1个与非门和12个反相器),通过瞬态仿真提取振荡周期和平均电流,计算频率和功耗。分析显示,频率与(VDD-Vth)
2成正比,Vth微小变化会被平方放大影响频率。功耗以动态功耗为主,由负载电容(包括结电容、互连寄生电容和栅电容)充放电决定。以Hfin为优化目标,在20 nm至45 nm范围内以5 nm步长仿真,结果表明:频率变化高达约350%,功耗变化高达约165%。针对高频设计,Hfin=45 nm为最优参数;针对低功耗设计,Hfin=30 nm为最优参数。
**3.3 讨论**:在Hfin从20 nm增至45 nm过程中,频率和功耗的变化分为两个阶段,主要由驱动能力与寄生电容的权衡决定。20 nm至40 nm范围内,频率在1.51 GHz至2.38 GHz之间波动,功耗稳定在约1.3×10
-4 W;当Hfin达到45 nm时,频率跃升至5.42 GHz(约2.3倍),功耗升至2.07×10
-4 W(约1.6倍),归因于尺寸缩放带来的迁移率增强。敏感性表提供的参数(如Vth、Ion)不足以完全指导电路优化,还需考虑寄生电容等电学参数。基于此,进一步确定了基于工艺参数敏感性分析的DTCO流程:先标定TCAD模型,进行敏感性分析并确定优化范围,自动提取模型卡用于电路仿真,若结果不足则扩展电路相关电学参数的敏感性分析,最终确定不同性能-功耗权衡下的工艺参数。当前框架尚未完全覆盖可靠性分析(如自热效应),未来需纳入布局依赖效应(LDE)、线边缘粗糙度(LER)、自热效应(SHE)和统计变异性。
**翻译结论部分**:为应对先进技术节点的工艺优化,本文提出了一种基于工艺参数敏感性分析的设计-技术协同优化框架。以13级环形振荡器电路针对氧化层厚度工艺参数的性能和功耗优化为例,通过仿真分析不同工艺参数值对电路行为的影响,确定工艺优化边界。基于仿真结果,识别出最大性能和最小功耗对应的最优工艺参数,从而证明了所提优化框架的可行性。未来工作将进一步研究工艺波动(如线边缘粗糙度和随机金属晶粒取向)对工艺优化敏感性的影响,并采用基于蒙特卡洛的方法完善DTCO框架,以实现对多角场景的全面考虑。