《Frontiers in Nanotechnology》:An end-to-end CMOS–memristor integrated platform for neural signal processing
编辑推荐:
本文介绍了CMOS-忆阻器(CMOS–memristor)混合神经信号处理平台的设计与硬件验证。该系统结合了CMOS神经放大器(CMOS neural amplifier)、电平交叉尖峰编码器(level-crossing spike encoder)、基于F
本文介绍了CMOS-忆阻器(CMOS–memristor)混合神经信号处理平台的设计与硬件验证。该系统结合了CMOS神经放大器(CMOS neural amplifier)、电平交叉尖峰编码器(level-crossing spike encoder)、基于FPGA的脉冲调理(FPGA-based pulse conditioning)以及易失性TiOx忆阻集成传感器(MIS)(volatile TiOx memristive integrating sensor, MIS),将低频神经活动转换为基于尖峰的事件,进而转换为紧凑的电阻轨迹。在本研究中,研究人员对先前记录的局部场电位(LFP)数据进行预处理,并通过硬件信号链重放,同时使用盐水浴电极耦合作为直接电注入与未来生物采集之间的受控中间验证步骤。结果表明,前端可以在电极介导耦合下保持事件时序,且时间上聚集的尖峰活动可诱导可测量的MIS电阻调制。总体而言,该平台展示了传感器近端神经活动总结的可行性导向硬件路径,而定量事件检测基准测试、多设备统计以及多通道MIS验证仍是未来面向部署的研究所必需的。
论文解读文章
**研究背景与问题**
脑机接口(BCI)将神经活动转化为可执行输出,在辅助通信和神经康复等领域具有重要应用。然而,传统神经信号采集链通常采用连续采样、数字化和全速率数据传输,这在植入式设备中面临严格的功耗、带宽和热限制。随着通道数增加,数据移动成为首要设计约束,因此需要近传感器智能——在记录前端附近进行压缩和任务相关特征提取,仅保留关键信息摘要。事件驱动表示(如电平交叉采样)天然适合稀疏神经活动,但需要高效的事件检测和时间整合机制,而忆阻器(memristor)因其非线性、历史依赖的电阻变化,能实现内嵌记忆与计算的传感器内计算,尤其忆阻集成传感器(MIS)可将神经活动映射为缓慢演变的电阻状态,提供隐式时间整合和阈值化。然而,先前研究多停留在概念验证或离线重放,缺乏从信号调理到MIS编码的完整前端硬件验证,且未考虑电极耦合等实际环境下的鲁棒性。因此,研究人员开展本研究,旨在实现并评估一个端到端的基于尖峰的忆阻前端,用于局部神经活动编码。
**研究内容与结论**
研究人员设计并实验验证了一个CMOS-忆阻器混合神经信号处理平台,该平台将低频神经信号(如局部场电位LFP)通过CMOS神经放大器调理,经电平交叉尖峰编码器转换为事件序列,再经FPGA脉冲调理后驱动易失性TiO
x忆阻集成传感器(MIS),通过周期性低电压读出获得紧凑的电阻轨迹。研究表明,该前端在盐水浴电极耦合条件下仍能保持事件时序,且时间聚集的尖峰活动可诱导可测量的MIS电阻调制,定量分析显示基于累积状态位移的特征在0.92秒窗口下达到AUC 0.763。该工作发表在《Frontiers in Nanotechnology》。
**主要关键技术方法**
研究人员采用以下关键技术方法:(1)CMOS神经放大器(基于Jiang et al. 2023的16通道可重构前端)提供低噪声放大和带通滤波(1 Hz-500 Hz,增益1000倍);(2)基于异步Delta调制(ADM)的电平交叉尖峰编码器(Guo et al. 2026),仅在输入信号穿过预设阈值时产生事件,输出固定幅度数字脉冲(宽度约600 ns);(3)基于FPGA的时序保持脉冲调理,将尖峰脉冲宽度扩展至1 ms(3.3 V)以可靠刺激高阻抗MIS;(4)易失性TiO
x忆阻集成传感器(MIS),由ArC TWO平台(Foster et al. 2022)进行周期性低电压读出(V
read = 0.2 V,周期1.5 ms)。样本来源于先前发表的Sbandati et al. (2024)大鼠体内LFP记录数据(40 kHz采样)。
**研究结果**
**2.1 系统概念/概述**
研究人员提出传感器近端、事件驱动的神经信号采集概念框架,通过神经放大器、电平交叉编码、脉冲调理和MIS读出实现信号路径,证明该架构可替代连续采样-传输-数字处理模式,以低速率电阻轨迹表征近期神经活动。
**2.2 盐水电极耦合下的前端鲁棒性验证**
通过盐水浴实验,将预处理LFP波形经刺激电极注入生理盐水,用记录电极感应传播电位后接入前端。结果表明,尽管出现幅度衰减和波形平滑,放大器-编码器路径仍能产生清晰、可重复的阈值对齐尖峰,未出现饱和或静默,证明前端在电极介导耦合下保持稳定。
**2.3 MIS输出与事件对齐的电阻编码**
将MIS电阻轨迹与LFP事件窗口对齐,观察到大多数事件窗口内电阻从基线向下偏移,而非事件区间保持稳定。使用三种特征提取策略(batch、maxdiff、maxdrop)进行定量评估,其中batch-based特征在0.92秒分析窗口下达到最高AUC 0.763,灵敏度58.3%,特异性92.3%,表明MIS作为低维活动总结器,可区分事件与非事件,但存在不对称误差(假阴性率41.7%)。
**2.4 MIS的器件级脉冲读取操作窗口**
通过ArC TWO平台对三个易失性TiO
x器件进行控制脉冲读取实验,施加3×3脉冲幅度/宽度矩阵(3.0-3.6 V,500 μs-2 ms)。结果显示,参考条件(3.3 V,1 ms)下平均归一化电阻调制为16.9±4.6%,且调制幅度随脉冲幅度和宽度单调增加,证实器件响应由刺激条件控制,具有可重复性和可调谐性。
**2.5 功耗与能量估计**
将每通道功耗分为五个功能块,计算出原型总功耗约22.011 μW,其中MIS器件平均功耗仅98.8-101.4 pW(亚纳瓦级)。与传统ADC基采集(10 kS/s,10 bit)相比,后MIS读出数字化率可降至14.3 S/s,5 bit,实现约140倍数据压缩比,表明该架构在功耗和数据率上具有显著优势。
**讨论与总结**
讨论部分指出,关键发现是电平交叉前端与MIS时间整合相结合,可将低频神经活动压缩为紧凑电阻轨迹,且事件对齐的电阻调制支持MIS作为历史依赖状态变量的角色。盐水浴实验验证了前端在非理想耦合下的鲁棒性。局限性包括:易失性器件的松弛行为可能使部分状态变化在读出前恢复;脉冲调理目前基于FPGA,需集成化;单通道验证,需扩展多通道并处理器件变异性;缺乏长期任务级检测框架。未来需联合优化编码器灵敏度、脉冲能量、MIS工作点和读出间隔,并推进硬件集成与多通道验证。
研究人员总结本研究结论(翻译3.4 Summary部分):
这项工作表明,将电平交叉事件编码与基于MIS的时间整合相结合,可将显著的低频神经活动压缩为紧凑的电阻轨迹。主要发现不仅是MIS对神经衍生刺激做出响应,而且是整个前端路径能够保留事件时序、容忍盐水介导的电极耦合,并将时间聚集的尖峰活动转化为可测量的器件状态调制。约10秒处的边界波形特征进一步凸显了一个重要设计原则:事件标签、编码器灵敏度、脉冲传递、器件动力学和读出间隔必须综合考虑。这些结果支持进一步研究基于尖峰的MIS前端作为紧凑神经信号表示的途径,而本研究仍是单通道、基于重放的概念验证,在实现植入式或多通道部署前,需要定量检测基准、多设备验证和集成低功耗实现。