单层互补金属氧化物半导体通用范德华隧穿注入极

《Advanced Materials》：A Universal van der Waals Tunneling Injector for Monolayer CMOS

　　

二维（2D）半导体有望将逻辑技术推向原子厚度极限，然而单层互补金属氧化物半导体（CMOS）长期受限于极性依赖、以热电子发射为主导的接触，难以形成统一的注入方案。研究人员引入简并掺杂结晶态SnSe2作为通用源端范德华（vdW）注入极，可对p型与n型单层沟道均实现全隧穿载流子注入。该材料具备大电子亲和能（约5.1 eV）、简并载流子浓度（>1019 cm?3）及原子级均匀的vdW界面耦合，可依据极性定制隧穿机制并抑制界面隙态。在p型WSe2中，III型（破带隙）能带排列驱动高效带间隧穿，驱动电流较传统金属电极提升超1000倍；在n型MoS2中，SnSe2注入极在亚耗尽宽度单层体内形成I型异质结，实现栅可调注入，由场控类Fowler–Nordheim隧穿演变为厚度限制隧穿，获>109开关比与低于70 mV dec?1亚阈值摆幅。集成该单材料注入极后，研究人员演示了单层CMOS反相器，在VDD=2 V下峰值电压增益约340，确立简并SnSe2作为双极性vdW注入极，为高性能低功耗2D集成电路提供平台。

研究背景方面，二维半导体因原子级薄体天然免疫短沟效应与迁移率退化，被视为后硅电子学候选，但金属/半导体界面注入低效成为电路级集成的瓶颈。直接金属与过渡金属硫族化物（TMD）接触存在三重问题：金属沉积损伤晶格诱发缺陷隙态（DIGS）、波函数杂化致金属诱导隙态（MIGS）钉扎费米能级、形貌化学不均引起肖特基势垒（SB）空间涨落，使热电子发射主导接触难以兼顾双极性。既有优化方案如低损伤金属化、相工程金属TMD、电荷转移掺杂、vdW半金属电极均需极性定制且工艺复杂。研究人员提出以简并n型SnSe₂为单一源端vdW隧穿注入极，凭借大电子亲和能、高本征载流子浓度与原子锐利界面，规避热发射限制，建立极性灵活的隧穿框架。

关键技术方法上，研究人员通过低温化学气相沉积（CVD）与金属有机化学气相沉积（MOCVD）制备结晶SnSe₂薄膜与薄片，利用霍尔条器件做变温霍尔测量确认简并n型与无冻析；以高分辨透射电子显微镜（HR-TEM）与截面高角环形暗场扫描透射电子显微镜（HAADF-STEM）表征原子级锐利vdW界面；用开尔文探针力显微镜（KPFM）量化接触电势差分布；基于密度泛函理论（DFT）计算块体与三层SnSe₂同单层WSe₂、MoS₂的真空能级对齐能带排列与态密度（DOS）；在300 nm SiO₂/p⁺⁺ Si背栅及8 nm HfO₂顶栅结构下构筑单层沟道场效应晶体管（FET）与非对称SnSe₂/TMD/Bi二极管，结合变温输运、Fowler–Nordheim（FN）作图与COMSOL静电仿真解析隧穿机制；最终集成单层p-WSe₂与n-MoS₂互补对成CMOS反相器。

研究结果部分，2.1节“结晶SnSe₂作为载流子类型无关vdW注入极”中，霍尔测量显示室温电子浓度超10¹⁹ cm^?3、迁移率超15 cm² V^?1 s^?1，10 K仍无冻析，证实弱简并准金属性；HAADF-STEM给出SnSe₂/MoS₂界面间距约2.15 ?且无互混；KPFM表明vdW SnSe₂接触电势差标准差仅2 meV，远优于蒸镀Ni的13 meV，证明界面电势均一、抑制MIGS。

2.2节“能带工程SnSe₂界面的双极性载流子注入”中，DFT给出SnSe₂导带底（CBM）?5.25 eV、价带顶（VBM）?6.26 eV；与WSe₂成III型破带隙，DOS显示界面带隙闭合，栅控空穴积累下发生带间隧穿（BTBT），单层WSe₂ p-FET开态电流较Ni接触提升超1000倍且表观激活能为负；与MoS₂成I型错列，CBM深1.06 eV，栅致三角势垒下电子经类FN与厚度限制热辅助隧穿注入，亚阈值摆幅（S.S）较Ni接触降低五倍以上。

2.3节“亚耗尽宽度沟道中的场致隧穿”中，研究人员推导薄体（t_s< />_D）泊松方程修正解，指出整层耗尽使残势放大纵向场，势垒呈三角化；单层MoS₂（0.7 nm）反向I–V近线性属厚度限制隧穿，61 nm块体则回归热发射整流；栅扫下ln(I/V²)–1/V斜率由?1.7（亚阈场控类FN）向厚度限制区演变，降温使热场发射（TFE）成分减弱、场发射（FE）主导，证实栅调隧穿宽度而非单纯降势垒高。

2.4节“场致隧穿注入实现的陡坡高开关比肖特基势垒隧穿FET”中，8 nm HfO₂栅下单层MoS₂ SB-TFET获S.S_min<70 mV dec^?1、I_ON/I_OFF>10⁹，七器件复现性好，换Ni为源端则S.S劣化，证实陡坡源于SnSe₂隧穿注入。

2.5节“借助载流子类型无关vdW注入极的高增益单层CMOS反相器”中，p-WSe₂与n-MoS₂共用SnSe₂注入极，V_DD=2 V下峰值电压增益约340，四器件增益174–340（平均263.9±76.3），噪声裕度宽、峰值开关功耗nW级，时域方波响应轨到轨，超越既往单层CMOS反相器指标。

讨论与结论部分，研究人员指出该工作将接触物理从肖特基热发射范式转向亚耗尽宽度单层体的栅调隧穿范式，以单材料SnSe₂同时服务双极性，免去极性专用电极。结论明确：结晶简并SnSe₂凭大电子亲和能、简并浓度与原子均一vdW界面，对p沟道行BTBT、对n沟道行场控至厚度限制隧穿，抑制隙态；该统一注入策略使单层CMOS反相器获高增益低功耗，未来需解决直接生长与光刻兼容图案化以走向晶圆级集成，确立SnSe₂为下一代2D纳米电子实用平台。论文发表于《Advanced Materials》。