基于背侧栅极接触技术的混合供电方案，对A7单片CFET的逻辑电路与SRAM设计进行协同优化

《Microelectronic Engineering》：Logic and SRAM design co-optimization for A7 monolithic CFETs using backside gate contact-enabled hybrid power delivery

　　

摘要

在先进制程中，由于高纵横比的“超过孔”存在，传统的互补场效应晶体管背侧电源传输网络架构面临着日益严重的寄生效应问题。基于近期提出的具备背侧栅极接触的混合电源传输框架（Park等人，2024年），我们提出了一组经过协同优化的A7工艺单片互补场效应晶体管标准单元——环形振荡器、多路复用器以及SRAM——这类设计能够消除超过孔问题，并实现前后端布线的平衡。尤其值得一提的是，我们设计了一种新型SRAM架构，通过背侧间隔合并技术，将交叉耦合的互连结构移至晶圆背侧。通过多级工艺到电路仿真，我们将这些单元与传统背侧电源传输网络、具备直接背侧接触的背侧电源传输网络以及独立的混合电源传输网络进行了对比测试。所设计的环形振荡器在频率上提升了12%，同时能耗降低了9%，相比不含背侧栅极接触的混合结构更具优势。而新型SRAM在与仅采用混合电源传输网络的方案相比时，其读写延迟分别减少了22.8%和29.4%，同时还保持了更优异的读写稳定性。这些结果表明，考虑背侧栅极接触因素的单元级协同设计是实现互补场效应晶体管逻辑电路与存储器件集成的一种可行方案。

引言

随着半导体集成电路制造工艺不断逼近物理极限，尤其是当工艺节点进入亚1纳米时代后，芯片设计面临着越来越复杂的挑战，这些挑战既包括器件层面的缩放问题，也包括异构功能模块的集成问题[1]、[2]、[3]。值得注意的是，互连结构的物理限制逐渐成为制约系统性能、功耗及面积优化的重要瓶颈。在特征尺寸极度缩小的情况下，后端布线资源变得越来越稀缺。增强的电子散射效应导致线路电阻呈指数级上升，再加上线间寄生电容的急剧增加，使得互连的RC延迟显著增加，严重影响了系统性能的提升。与此同时，高密度布线所带来的电流降和电迁移风险，也对高性能芯片的能效和可靠性构成了巨大威胁[4]、[5]。

为了解决这些问题，背侧电源传输网络技术作为一种重要的创新，出现了在互连架构领域的突破。通过将电源轨线移至晶圆背侧，实现电源传输网络与信号网络的空间解耦，背侧电源传输网络不仅释放了前端布线资源，还降低了电源传输阻抗，这一优势已得到广泛认可[6]。另一方面，互补场效应晶体管凭借垂直堆叠N型和P型纳米片的优势，被视为后摩尔时代极具潜力的器件候选者。然而，将高纵横比的互补场效应晶体管结构与背侧电源传输网络相结合时，会面临复杂的3D互连难题。尤其是顶部N型场效应晶体管与背侧接地端之间的连接通常依赖于“超过孔”，这类过孔具有较高的阻抗且制造难度较大，从而在一定程度上抵消了该器件带来的性能优势[7]。虽然有一些混合电源传输方案试图通过将接地端重新移回前端来规避这一问题，但这种方法往往会导致前端布线更加拥挤，也无法充分利用背侧的布线潜力[8]、[9]、[10]、[11]。

针对这一困境，背侧栅极接触技术为构建更为灵活的3D互连结构提供了新的思路[12]、[13]、[14]、[15]；不过，关于如何利用背侧栅极接触技术来优化逻辑电路和存储单元架构的研究仍需进一步深入。本文在近期提出的具备背侧栅极接触的混合电源传输框架基础上[12]，针对A7工艺节点的单片互补场效应晶体管开展了单元级协同优化设计研究，通过背侧栅极接触技术，不仅将部分栅极接触点移至晶圆背侧，还将SRAM的交叉耦合互连结构也移到了背侧。在此基础上，我们设计了基于背侧栅极接触技术的6T SRAM和多路复用器的互连结构。通过将复杂的交叉耦合线路和信号线移至背侧，我们有效缓解了混合电源传输方案中固有的前端布线拥挤问题。通过TCAD物理仿真和电路级性能测试，所设计的方案在工作频率、能耗、SRAM静态噪声容限以及读写延迟等方面均展现出明显的优势，为先进工艺节点下的电路设计提供了重要的理论参考和实践依据。

本文的其余部分结构如下：第2节详细介绍了互补场效应晶体管的发展历程，并对比了各种主流的互连架构，同时介绍了虚拟制造流程。第3节阐述了仿真方法以及模型校准的相关细节。第4节分别对环形振荡器、多路复用器和SRAM单元的电路级性能进行了评估。最后，第5节总结了本研究的主要成果，并对未来的研究方向进行了展望。

章节要点

互补场效应晶体管器件结构与互连方案

图1展示了四种用于互补场效应晶体管的典型电源互连架构的发展历程，这几种架构都是为了解决随着工艺不断缩小而产生的寄生效应以及布线资源不足的问题。首先，图1(a)展示的是传统的背侧电源传输网络架构。在这种架构中，虽然信号布线仍然位于前端，而电源轨线则被移至背侧，但顶部N型场效应晶体管和底部P型场效应晶体管的源极都必须连接到背侧的接地端。

仿真流程、模型校准与器件分析

为系统地评估不同互连架构的电气性能，同时有效应对先进工艺节点下高昂的制造成本和较长的开发周期所带来的挑战，本研究建立了一个从底层工艺技术到电路层的全面仿真框架（如图3所示）。该框架旨在全面考量工艺实现的可行性、器件的物理特性等要素。

环形振荡器性能分析

图5(a)展示了用于构建九级环形振荡器的四种反相器单元配置，分别命名为RO-A至RO-D。其中，RO-A采用传统的背侧电源传输网络；RO-B通过过孔为N型场效应晶体管供电，而P型场效应晶体管则采用直接背侧接触方式供电；RO-C采用混合电源传输方案，即P型场效应晶体管通过背侧直接接触供电，N型场效应晶体管则由前端供电；RO-D则在RO-C架构的基础上引入了背侧栅极接触技术。

结论

本文在近期提出的具备背侧栅极接触的混合电源传输框架基础上[12]，针对先进工艺节点下的单片互补场效应晶体管，开展了全面的单元级协同优化设计，涉及的单元包括环形振荡器、多路复用器以及SRAM单元。这些设计方案的核心目标，是在减轻高纵横比“超过孔”带来的寄生效应瓶颈的同时，实现前端与背端布线资源的协同优化配置。这一方法旨在

作者贡献说明

何昊：概念构思、研究方法、软件工具应用、结果验证、形式化分析、问题研究、数据整理、初稿撰写、可视化处理。徐立军：研究方法、结果验证、数据整理。马晓宁：研究方法、结果验证、数据整理。安坤龙：问题研究、软件工具应用、形式化分析。贾云天：问题研究、软件工具应用。张雅佳：问题研究、形式化分析。李志强：资源协调、可视化处理。刘建云：资源协调、可视化处理。曹贺：资源协调，

利益冲突声明

作者声明，他们不存在任何可能影响本文研究成果的已知利益冲突或个人关系。

致谢

本研究部分得到了中国国家重点研发计划项目编号2026ZD1613000的支持，部分得到了国家重大科技专项项目编号2024YFB4405400的支持，部分得到了国家自然科学基金项目编号92373113和62331009的支持，部分得到了中国科学院战略性先导科技专项项目编号XDA0330401的支持，还有部分得到了中国科学院青年跨学科团队的支持。

Hao He|Lijun Xu|Xiaoning Ma|Kunlong An|Yuntian Jia|Yajia Zhang|Zhiqiang Li|Jianyun Liu|He Cao|Zhenhua Wu|Qinzhi Xu

中国科学院微电子研究所EDA中心，集成电路制造技术国家重点实验室，北京，100029，中国