平面全碳化硅基纳米结构多电极阵列（MEA）的制备用于神经接口

《Micro and Nano Engineering》：Fabrication of planar full-SiC based nanostructured multi-electrode arrays (MEA) for neural interfaces

　　

尽管为开发稳健的神经植入物付出了许多努力，现有设备仍然存在寿命短的问题。设备寿命受限于植入后免疫反应的触发，导致设备材料的结构和功能退化。在考虑的替代材料中，碳化硅（SiC）因其化学惰性和生物相容性而成为一种特别有吸引力的材料。此外，基于单块SiC的神经接口可能不易发生聚合物基植入物中观察到的层分层。以高空间分辨率记录神经信号需要将电极尺寸限制在微米级。然而，减小微电极尺寸会影响电化学阻抗并降低信噪比。为了克服这一限制，使用纳米和微加工技术对电极表面进行结构化似乎是一种合适的解决方案，可以在不沉积额外活性材料的情况下增加活性面积，从而保持设备的单块特性。在本研究中，研究人员开发了完全基于4H-SiC堆叠的平面多电极阵列（MEA），该堆叠由化学气相沉积（CVD）在体晶圆上生长的导电n掺杂和半绝缘V掺杂层组成。为了提升设备的电化学性能，电极活性表面积通过使用电子束和干法刻蚀技术图案化的纳米柱阵列进行纳米结构化。尽管纳米加工步骤的有效性因微电极表面粗糙度的增强而部分减弱，但电化学测量证明了纳米图案化对微电极阻抗的积极影响。研究人员的结果表明，纳米结构化是用于小尺寸电极阻抗调制的一种有前景的方法。

神经接口设备寿命受限于植入后免疫反应导致的材料退化，而碳化硅（SiC）因其化学惰性和生物相容性成为替代聚合物的理想材料，但微电极尺寸减小会降低电化学阻抗，影响信噪比。研究人员基于4H-SiC堆叠（导电n掺杂层和半绝缘V掺杂层，化学气相沉积（CVD）生长）制备了平面全SiC基多电极阵列（MEA），并通过电子束光刻和干法刻蚀在电极表面制备纳米柱阵列以增加电化学活性面积（ESA）。研究得出纳米结构可有效降低微电极阻抗，尽管受表面粗糙度影响，但理论阻抗可降低6.4倍，为单块SiC神经接口的阻抗调制提供了新途径。该论文发表在《Micro and Nano Engineering》。

关键技术方法包括：使用CVD在4H-SiC体晶圆上生长n掺杂和V掺杂半绝缘外延层；通过电子束光刻（100 keV）和电感耦合等离子体（ICP）干法刻蚀在微电极表面制备纳米柱阵列（直径80 nm，间距200 nm）；采用SF₆/O₂气体混合物刻蚀4H-SiC；使用Cr硬掩模和HSQ负性光刻胶进行图案转移；通过Ni沉积和退火（950°C）形成欧姆接触；利用PECVD沉积a-SiC和SiO₂层进行绝缘和缓冲。样本队列来源：未涉及生物样本。

**3.1 微电极表面的纳米图案化**
通过电子束光刻对纳米柱阵列进行剂量调制，以克服近邻效应。在体4H-SiC衬底上优化后，可获得均匀的纳米柱阵列（周期0.2 μm）。但在实际器件微电极上，由于前序工艺导致表面粗糙度（均方根粗糙度约8 nm，为体衬底的20倍）显著增加，纳米柱覆盖率仅达36±12%，最高55%。通过SEM和FFT分析确认纳米柱分布均匀，周期0.203 μm。考虑截头圆锥几何（顶部直径70 nm，底部直径150 nm），计算得纳米结构电极的电化学活性面积（ESA）为平电极的3.2倍（40%覆盖率）或6.4倍（完全覆盖），理论上阻抗相应降低。

**3.2 电气特性**
通过叉指电极（IDE）器件测量n/V掺杂/n结的漏电流。在-40至30 V范围内，漏电流低于35 pA_rms，30 V以上开始出现击穿。该性能优于3C-SiC npn结（仅几伏击穿），与4H-SiC npn结（漏电流<7.5 nA_rms）相当，表明V掺杂半绝缘层有效绝缘，确保微电极间串扰可忽略。

**3.3 电化学特性**
对48个微电极进行电化学阻抗谱（20 Hz-2 kHz）测量，经数据筛选后保留36个有效电极（19个纳米结构，17个未纳米结构）。所有电极阻抗随频率线性下降，负相位接近90°，呈电容响应。在1 kHz时，纳米结构电极（中心区域）阻抗为245±26 kΩ，未纳米结构电极为303±22 kΩ，差异约19%（p=1.7×10^-5）。进一步分析发现，a-SiC封装层部分去除导致电极轨道漏电，使有效面积增加约8.4倍，掩盖了纳米结构的效果。修正后理论估计：无漏电时，平电极阻抗约2.9 MΩ，完全纳米结构电极阻抗约0.5 MΩ（降低6.4倍）。表面电阻率比较：本工作平电极表面电阻率18,560 MΩ·μm²，纳米结构后理论值3,200 MΩ·μm²，优于大多数文献报道的SiC基MEA。

**4. 结论**
本研究报道了基于全SiC的纳米结构刚性多电极阵列（MEA）的制备，用于神经记录。器件结构基于导电n掺杂和半绝缘V掺杂4H-SiC堆叠，a-SiC绝缘层隔离电极轨道。n/V掺杂/n结在-40至30 V范围内漏电流可忽略，可检测低幅神经信号。为增加部分微电极的ESA，在其表面图案化纳米柱阵列。该纳米结构因前序工艺导致的表面粗糙度增强而部分受限，但电化学测量表明纳米图案化对微电极阻抗有积极影响，证实纳米结构化是降低阻抗、改善信噪比的有前景技术。完全纳米覆盖时，理论上阻抗可降低6倍，该因子受纳米柱尺寸、几何形状及封装缺陷影响。未来可通过仿真和预测纳米结构对电化学性能的影响来提升纳米图案化的有效性。