通过RP/DP/RP原子层沉积技术在HfO2电荷陷阱层中实现选择性等离子体模式调制，以提升存储器性能与界面质量

《Micromachines》：Selective Plasma Mode Modulation in HfO2 Charge Trap Layers via RP/DP/RP Atomic Layer Deposition for Enhanced Memory Performance and Interface Quality

　　

摘要

氧化铪（HfO₂）被视为非易失性存储器件中极具潜力的电荷陷阱层材料；然而，由于晶界处的漏电流以及界面缺陷的产生，其长期稳定性仍面临挑战。在等离子体增强原子层沉积技术中，直接等离子体ALD工艺能够形成具有更深陷阱位的晶体态HfO₂，但其离子辅助特性可能会对界面造成损伤，从而导致其净陷阱密度低于能更好保持界面质量的远等离子体ALD工艺。我们提出了一种“界面-体相-界面”（RP/DP/RP）的工艺设计方案，即在各界面处采用RPALD工艺，在体相区域则采用DPALD工艺，以此实现体相陷阱位与界面保护的结合。研究人员利用不同的RP/DP/RP厚度组合制备了电荷陷阱存储器器件。在测试范围内，经过优化的结构展现了最宽的记忆窗口以及最高的有效陷阱电荷密度，其性能优于DPALD工艺，可与RPALD工艺相媲美，同时Si/Al₂O₃界面处的近界面陷阱密度也最低。该器件在经过10⁴次编程/擦除循环后仍能保持稳定的记忆窗口，短期数据表明其编程和擦除状态可能较为稳定，不过还需进一步进行长期验证。这些研究结果表明，对等离子体模式进行空间调控是一种可用于提升基于HfO₂的电荷陷阱存储器器件性能的工艺策略。