一种基于180纳米CMOS工艺、用于千兆赫兹模数转换的低功耗带接地复位动态锁存比较器

《Scientific Reports》：A low power dynamic latch comparator with grounded reset for gigahertz analog to digital conversion in 180 nm CMOS

　　

摘要

动态再生比较器因其零静态功耗消耗、紧凑的面积以及快速的判决能力，被广泛应用于高速低功耗模数转换器（ADC）中。然而，传统的动态比较器架构往往存在功耗过高、延迟大、回踢噪声以及复杂的时钟方案等问题，限制了其在GHz级ADC应用中的性能。本文提出了一种新型低功耗动态锁存比较器，采用简化的电流模式再生结构与高效的接地复位技术相结合。所提出的比较器基于StrongARM家族，采用仅由两个晶体管组成的最小交叠锁存器以及简单的读出缓冲器，从而显著降低了电路复杂度、寄生电容和功耗。通过将输出节点直接复位到地，所提出的架构能够实现更快的再生速度、更低的失调电压以及更强的工艺变化鲁棒性，同时消除了对多相时钟的需求。此外，还推导了延迟、功耗和回踢噪声的综合解析表达式，以更深入地理解电路行为。在0.18μm CMOS工艺下的版图后仿真结果表明，在1.8V供电电压下，所提出的比较器能够在1GHz时钟频率下实现可靠运行，功耗为65.1μW，延迟为370.4ps，回踢噪声为17.9mV，活动核心面积仅为188.2μm²。对比结果证实，与传统StrongARM、Lewis-Gray和Elzakker动态比较器相比，所提出的设计在速度、功耗效率和面积之间提供了有利的折中，使其成为高速低功耗ADC应用的理想候选方案。