可编程超导神经元兼具双时标可塑性与超高效神经形态计算

《Chip》：Programmable superconducting neuron with dual-timescale plasticity for ultra-efficient neuromorphic computing

　　

人工智能（AI）不断攀升的能耗需求对常规计算构成严峻挑战。将事件驱动、存内计算的神经形态架构之高效性，与超导电路之超高速、低功耗特性相结合，为高能效计算提供颇具前景的解决思路。然而，由于缺乏同时支持可编程性、局部记忆与多时标可塑性的超导神经元，此类方案尚待实现。研究人员提出一种可编程约瑟夫森结（Josephson junction, JJ）基漏积分发放（leaky integrate-and-fire, LIF）超导神经元，通过将神经元参数直接编码于偏置电流中，具备本征静态记忆与精确可编程性。该神经元亦支持双时标可塑性：皮秒级短时程峰电位传递调制，与超过104秒的长时程权重保持，兼顾快速时序适应与稳健权重存储。其工作频率可达45 GHz，单峰能耗达飞焦（femtojoule）级，支持10级胞体阈值与20个可达突触状态。研究人员进一步演示基于交叉阵列（crossbar）的脉冲神经网络（spiking neural network, SNN）电路，在多项任务中表现优异。系统级评估显示其在MNIST数据集分类准确率达95.07%，预估能效为93,184 GSOPS/W（不计制冷开销），较先进互补金属氧化物半导体（CMOS）神经形态系统至少优144倍。通过将计算、记忆与可塑性融合于单一超导单元，本研究为下一代超快、高能效神经形态计算开辟道路。

研究背景方面，人工智能持续挑战基于互补金属氧化物半导体（CMOS）的传统架构在降耗、降延迟及近存计算上的能力边界。神经形态计算凭借事件驱动与存内计算成为有力替代，但TrueNorth、Loihi、Tianjic等CMOS处理器仍受限于冯·诺依曼架构的存算分离，晶体管开销大且频率难破数GHz。超导电路具超快自然脉冲动力学，其约瑟夫森结（JJ）、超导纳米线、量子相位滑移结（QPSJ）、磁约瑟夫森结（MJJ）等可部分模拟胞体（soma）与突触（synapse）行为，能耗可至阿焦级；然而既往超导神经形态实现多聚焦固定功能与原型，缺乏在单神经元内统一可编程性、局部参数存储、可塑性与阵列兼容的方案。为此，研究人员开展名为SPINIC（Superconducting Programmable spIking Neuromorphic Integrated Circuit）的研究，提出以偏置电流编码参数的可编程LIF神经元，实现存算一体与双时标可塑性，并制备4×4原型核验证可行性，再扩展至32×32系统级评估。结论表明SPINIC在45 GHz下单片突触操作能耗3.21 fJ/SOP，MNIST准确率95.07%，预估能效93,184 GSOPS/W（不计制冷）优于CMOS超144倍，标志超导存算一体神经形态平台的可行性。《Chip》刊发该工作。

关键技术方法上，研究人员采用SIMIT-Nb03P超导集成工艺（Nb/Al-AlO_x/Nb三层层积+深紫外光刻）制备芯片；利用JSICsim（SPICE兼容超导仿真器）结合SFQ硬件描述语言做瞬态仿真；搭建4.2 K液氦探针台与OCTOPUX多通道测试系统，以平均结电压法通过法拉第定律标定片上时钟频率；以偏置电流缩放因子XI1/XI2/XI3调节胞体阈值与突触权重，建立电流-参数查找表做硬件映射；用脉冲计数调制替代幅度加权以兼容单磁通量子（SFQ）逻辑；并以K-S检验评估4×4阵列内16突触空间一致性。无生物样本队列。

研究结果部分，各小节结论如下。

生物启发超导神经元：研究人员沿用两JJ拓扑并重构成紧凑可编程LIF胞体，电感L储量子磁通、电阻R控衰减τ～L/R达数十皮秒，支持阈值触发与复位；突触内嵌LIF经非破坏读出（NDRO）做脉冲数复制，权重w=4时23 ps间隔泵浦脉冲复现4输出，规避SFQ幅度调制难题。

偏置电流可编程性：定义IB₁=XI1·IB_1n、IB₂=XI2·IB_2n（标称187.5 μA、100 μA），XI1/XI2在0.5–1.5扫出10级阈值（1–10），流片实测吻合；增IB₃与XI3控泵浦偏置，实验得1–20共20突触态。偏置电流同时作模拟记忆变量，实现无片上刷新存算一体。

突触双时标可塑性：长时程可塑性（LTP）由反馈环JJ偏置调权，20小时万次循环测试10态权重漂移率|DR|<2%，按5%变异系数（CV）容限得6个稳态（w≤6），20态整体可达；短时程可塑性（STP）源于环路电流积累与输入频率（35–45 GHz）调控衰减，频率每升1 GHz权重均降约0.22，瞬态恢复不改偏置长时权。

网络架构设计与小规模实验验证：SPINIC取交叉阵列，行分接输入经分裂器（SPL）入突触，列经汇合缓冲（CB）求和至底排胞体；流片4×4核（1050 JJ+辅助2474 JJ）全静态偏置编程，微秒级重配置；4像素/Iris集测试波形与算法一致；16突触跨300–1338 μm间距K-S距离D<0.15，空间一致性高。

系统级性能与可扩展性：四层SNN（IF28×28-FC512-FC64-FC10）在0–20量化加实验CV噪声下MNIST 95.07%、Fashion-MNIST 84.03%，掉点<2.5%；单突触3.21 fJ/SOP，32×32核（~67500 JJ）估24.75 mW、2306 GSOPS，峰值93,184 GSOPS/W（不计制冷）为CMOS的144倍以上，即便乘300倍制冷因子仍311 GSOPS/W，换ERSFQ静态功耗近乎消除可至8962 GSOPS/W；4×4至64×64核能效近似规模无关。

讨论与结论翻译：研究人员论证SPINIC的新颖性在架构级统一可编程超导神经元功能，以偏置电流态映射神经参数并在交叉阵列核实测验证，解决标准超导电路局部参存难题，使紧凑神经元在阵列兼容架构内同时具可编程性、本征记忆与多时标可塑性。系统演示显示SPINIC核频达45 GHz、单突触操作3.21 fJ、预估能效93,184 GSOPS/W（不计制冷）优于CMOS两数量级，确立其为超快高能效神经形态计算可行平台，并为可扩展超导智能硬件提供路径。