一种基于冲击电离二极管的紧凑型马克思发生器

《iScience》：A compact Marx generator based on shock ionization dynistors

　　

Highlights
• 开发了一种基于冲击电离双结晶体管（SIDs）的纳秒发生器电路
• 对开发的基于 SID 的发生器电路进行了计算机仿真
• 开发了一种低电感的基于 SID 的发生器设计
• 对开发的基于 SID 的发生器进行了实验研究

Summary
本文介绍了一种利用冲击电离双结晶体管作为开关的四阶 Marx 发生器。该发生器能够产生纳秒级的兆瓦脉冲，这对于电物理学的许多领域至关重要。第一级的双结晶体管由上升率约为 1 kV/ns 的过压脉冲触发导通。其余双结晶体管由利用触发电容器产生的过压波触发导通。发生器的主单元体积为 500 立方厘米，能够在 8 ns 内将高达 12 kV 的电压脉冲以及幅度为 3 kA、上升率为 200 A/ns 的电流脉冲切换至负载。发生器的特性使其有可能显著增加输出电流和输出电压。

Graphical abstract

Introduction
高功率纳秒脉冲发生器用于各种等离子体化学设备、激光和雷达系统，以及医学和生物学领域。发生器的关键组件是开关。它们必须具备高的静态阻断电压、高的 di/dt 耐受能力、低开关损耗、短开通时间、小抖动以及长的使用寿命。半导体开关的特点是抖动小且寿命长。然而，只有那些具有短开通时间和低开关损耗的开关才适合用于高功率纳秒脉冲发生器。

Grekhov 和 Kardo-Sysoev 证明了当硅半导体器件由上升率为每微秒数百千伏的过压脉冲触发时，可以大幅减少其开通时间。在这样的触发电压上升率下，对半导体器件危险的局部雪崩击穿没有时间发展，且电场强度可以增加到足以使硅发生冲击电离的值。冲击电离过程由集电结附近高场强区域中的“种子”载流子引发，并确保半导体结构的基区迅速被电子 - 空穴等离子体充满。因此，半导体器件在大约 1 ns 内切换到高导电状态，为切换纳秒级的高功率电流脉冲创造了独特能力。

由串联的具有冲击电离的二极管结构组成的纳秒开通时间高压开关是众所周知的。它们能够在纳秒级内将数十千瓦的脉冲功率切换至负载。这些开关的缺点是能够切换的最大电荷受冲击电离过程中存储的电子 - 空穴等离子体量限制。使用四层冲击电离器件可以切换显著更高的电荷，其中切换后的高导电性通过从发射极注入载流子来维持。

已知有基于半导体四层冲击电离器件的兆瓦级纳秒脉冲发生器。它们包含一个高压电容器和一个以串联四层器件块形式存在的闭合开关。该模块通过施加具有纳秒前沿的过压脉冲来导通。此类发电机的缺点是电容器充电电压高。利用 Marx 方案开发的半导体发生器消除了这一缺陷。该方案利用多个电容器并联充电至低电压。充电电压施加到闭合开关上。输出电压是通过导通闭合键将电容器与负载串联而产生的。输出电压的值由电容器充电电压之和决定。闭合开关要么使用单独的控制单元同时导通，要么以接力模式由导通一个开关后产生的电压波触发导通。第一种方法的缺点是需要确保大量闭合开关的同步导通。第二种方法的缺点是需要产生触发电压波。

在本文中，我们描述了一种利用四个以接力模式导通的冲击电离双结晶体管（SIDs）形式的闭合开关的 Marx 发生器。SID 的一个显著特征是，阳极发射极 p+ 和阴极发射极 n+ 分别包含小型的 n+ 和 p+ 区域（分流片）。它们在插图中以黄色突出显示。分流片同轴排列并均匀分布在 SID 结构上，间距小于 1 mm。随着触发电压的增加，分流片限制了相邻发射极区域电子和空穴的注入，并减少了从发射极流入集电极附近高场区域的“种子”载流子的生成强度。这增加了在 SID 集电极附近区域创建所需密度的“种子”载流子的时间，当触发电压达到更高值时，冲击电离过程被启动。这导致冲击电离强度增加以及由此产生的电子 - 空穴等离子体密度增加。

相对于触发电压施加的冲击电离过程启动延迟，决定了通过增加触发电压上升率来增加该过程强度的可能性。触发电压的上升率由流过 SID 结构并确保其自身电容充电的控制电流的幅度和上升时间决定。如果该电流足够强，SID 的切换能力就很高。例如，在我们之前描述的一个发生器中，直径为 20 mm 的 SID 能够切换幅度为 8.5 kA、持续时间为 200 ns、上升率为 150 A/ns 的电流脉冲，这在很大程度上受限于发生器的电源电路的安装电感。

本研究的目标是开发一种基于 Marx 电路的紧凑型高功率纳秒脉冲发生器，包含四个基于 SIDs 的低电压级，工作电压为 2.3 kV。研究目标包括开发能够产生幅度大于 200 A 且上升时间小于 3 ns 的控制电流脉冲的 SID 控制电路，这对于实现所需的触发电压上升率是必要的。研究还包括开发一种低电感发生器设计，确保高的输出电流上升率，并能够快速增加级数和存储的能量。

Results
描述发生器

所开发的 Marx 发生器的电路原理图如图 1 所示。高压脉冲由四阶主单元（MU）切换至负载 Rload，主单元包含存储电容器 C01–C04 和冲击电离双结晶体管 SID1–SID4。双结晶体管 SID1 由控制单元（CU）触发，控制单元包含存储电容器 C1。触发电容器 CC1–CC3 确保双结晶体管 SID2、SID3 和 SID4 以接力模式切换。在初始状态下，电容器 C01–C04 和 CC1–CC3 通过电阻 R0（每个 500 Ω）从电源（PS）充电至电压 U0，电容器 C1 充电至电压 U。二极管 D1 (K25F) 和电阻 R1 (5 kΩ) 防止将电压 U0 施加到 CU 元件上的可能性。

图查看器
图 1 发生器原理图

首先，使用 CU 单元触发 SID1。CU 单元的输出电流 (ICU) 分流至双结晶体管 SID1 的自身电容 (CSID1) 以及双结晶体管 SID2 的电路，后者包含电容器 C01、双结晶体管 SID2 的自身电容 (CSID2) 和控制电容器 CC1。流过 CSID1 的电流 IC1 是双结晶体管 SID1 的控制电流。它确保 CSID1 快速充电至引发冲击电离过程的电压。由于双结晶体管 SID2 的电路包含一个小电容的电容器 CC1，该电路的电阻相对较高，流过 CSID2 的电流 I = ICU ? IC1 显著小于 IC1 电流。

SID1 导通后，电容器 CC1 (IC2) 的放电电流迅速将 CSID2 充电至引发 SID2 结构中冲击电离过程的电压。SID2 导通后，大小由电容器 CC2 的放电电流决定的控制电流 IC3 流过双结晶体管 SID3 的自身电容 (CSID3)。因此，SID3 两端的电压迅速上升至导通水平。导通 SID3 确保在电容器 CC3 放电期间产生的控制电流 IC4 流过双结晶体管 SID4 的自身电容 (CSID4)。SID4 导通后，串联电容器 C01–C04 的放电电流切换至负载 Rload。

讨论的双结晶体管 SID1、SID2、SID3 和 SID4 的接力切换模式分别如图 2A–2D 所示。图 2E 说明了输出电流 Iload 切换至负载 Rload 的过程。

图 2 说明电流流过主单元过程的示意图
显示完整说明
图查看器
(A) 控制电流 IC1 流过双结晶体管 SID1 的过程。
(B) 控制电流 IC2 流过双结晶体管 SID2 的过程。
(C) 控制电流 IC3 流过双结晶体管 SID3 的过程。
(D) 控制电流 IC4 流过双结晶体管 SID4 的过程。
(E) 主电流切换至负载 Rload 的过程。

CU 单元包含一个由串联漂移阶跃恢复二极管（DSRDs）模块组成的开通开关，这些二极管具有纳秒级的关断时间。DSRD 模块高效运行的条件由控制电路 CC 保证。它是基于 2012 年提出的电路设计开发的，与各种文章中描述的基于饱和核心变压器的已知控制电路有显著不同。没有变压器提高了 CC 电路的工作稳定性，并确保其尺寸小（50 × 30 × 30 mm）。

CU 单元的操作由图 3 中的图"a"和"b"说明。最初，电容器 C1 充电至电压 U。晶闸管 T (CCSAB53N30A10) 导通后，电容器开始放电。结果，短电流脉冲 IL1 和 I(+)，如图"a"所示，同时流过电感器 L1 和 DSRD 模块。这些电流导致电容器 C1 重新充电至显著的负压，电容器 C2 充电，并且电子和空穴在 DSRD 模块二极管结构的基区积累。然后，电容器 C2 和 C1 通过电感器 L2 放电，如图"b"所示。结果，一个快速上升的反向电流 I(?) 流过 DSRD 模块的二极管结构，去除积累的电子 - 空穴等离子体。所有积累的载流子被移除后，DSRD 模块关断，流过电感器 L2 的电流迅速为该模块的自身电容充电。当 DSRD 模块两端的电压变得大于最初施加在双结晶体管 SID1 上的电压 U0 时，二极管 D1 导通，CU 单元的输出电流（由流过电感器 L2 的电流决定）流过它。

图 3 说明 CU 单元产生输出电流过程的示意图
显示完整说明
图查看器
(A) 通过 DSRD 模块的正向电流形成。
(B) 通过 DSRD 模块的反向电流形成。

在开发的 Marx 发生器中，使用了直径为 16 mm 的 SID 和 DSRD 半导体结构。SID 结构的关键参数：厚度为 400 μm，2 kV 电压下的电容为 200 pF，关断状态下的允许恒定电压为 2.3 kV，导通电压为 4 kV，导通时间为 1 ns。DSRD 结构的关键参数：厚度为 300 μm，1 kV 电压下的电容为 300 pF，允许的脉冲电压为 1.2 kV，允许的脉冲反向电流密度为 250 A/cm2，电流中断时间为 2 ns。

SID结构放置在氟塑料外壳中，高度为7毫米，外径为20毫米。DSRD模块由12个串联的晶体二极管结构组成，焊接在一起并放置在高度为10毫米、外径为20毫米的氟塑料外壳中。本研究使用的DSRD和SID在以下条件下实现了有效运行：DSRD正向电流脉冲持续时间不超过350纳秒；DSRD反向电流脉冲持续时间不超过250纳秒；SID触发电压上升速率不低于800伏/纳秒；SID开关时刻的控制电流量值不低于200安培。计算机仿真结果：计算机仿真采用先前开发的SID模型和DSRD模型进行。结果表明，在以下元件取值条件下，DSRD和SID高效运行的条件得以满足，输出电流幅值得到保证且能耗较低：C1 = C2 = 44纳法；L1 = 600纳亨；L2 = 350纳亨；C01 = C02 = C03 = C04 = 120纳法；CC1 = CC2 = CC3 = 94皮法。电压U0和U的值设定为2.3千伏。图4展示了通过电感L2的电流IL2和负载电阻Rload = 50欧上的电压Uload的计算曲线。图5展示了DSRD模块上的电压UDSRD曲线以及SID1至SID4的电压USID1至USID4和控制电流IC1至IC4曲线，这些曲线通过对速动晶闸管SID1至SID4的开关过程进行计算机仿真获得。图4中，IL2是通过电感L2的电流，Uload是负载上的电压。图5中，UDSRD是DSRD模块上的电压，USID1、USID2、USID3和USID4分别是速动晶闸管SID1、SID2、SID3和SID4上的电压，IC1、IC2、IC3和IC4分别是速动晶闸管SID1、SID2、SID3和SID4的控制电流。实验研究结果：根据图1所示的电路图，利用计算机建模结果制造了实验性SID发生器，并对其进行了实验研究。所得到的示波图与计算曲线高度吻合。图6展示了在速动晶闸管SID1开关过程中获得的通过电感L2的电流IL2和DSRD模块上的电压UDSRD的示波图。图6中的插图以不同的比例展示了UDSRD的示波图。图7展示了速动晶闸管SID1、SID2、SID3和SID4上的电压USID1、USID2、USID3和USID4的示波图，展示了它们的开关过程。当发生器以1赫兹频率运行时，测定了输出电脉冲产生时刻相对于CU中晶闸管T导通时刻的抖动。抖动值不超过2纳秒。图6的示波图显示，通过DSRD单元的正向电流脉冲和反向电流脉冲持续时间分别为300纳秒和200纳秒，满足DSRD高效运行的要求。CC控制电路的输出电流由DSRD单元关断时通过电感L2的电流决定，为270安培，远大于SID高效运行所需的最低控制电流。UDSRD电压幅值约为10千伏，由二极管D1、SID1上的电压以及安装线的电感电压之和决定。图7展示了速动晶闸管SID1、SID2、SID3和SID4上的电压（分别为USID1、USID2、USID3和USID4）的示波图。示波图显示，在速动晶闸管开关过程中，触发电压的上升速率至少为900伏/纳秒，超过了SID有效运行的最低允许值。当触发电压上升到约4千伏时，速动晶闸管导通。图8和图9展示了在U0和U等于2.3千伏时获得的发生器输出电压Uload的示波图。负载Rload采用低电感电阻。图8的示波图对应Rload = 50欧。示波图显示输出电压脉冲的幅值和上升速率分别为12千伏和1.5千伏/纳秒。Uload幅值超过MU单元储能电容的总充电电压，由触发电容CC1至CC3的总电压决定，这些电容在速动晶闸管开关过程中充电至较高电压。当发生器以10赫兹频率运行时，输出电脉冲的抖动不超过2纳秒。图9展示了负载Rload = 1欧时获得的发生器输出电压示波图。由示波图确定的发生器输出电流幅值和传递到负载的能量分别为3千安和0.67焦耳。输出电流的最大上升速率约为200安/纳秒。传递到负载的最大功率为9兆瓦。MU和CU单元中电容初始储存的能量（充电至2.3千伏）约为1.4焦耳，大约是传递到负载能量的两倍。实验研究使用带宽为500兆赫的数字示波器进行，由标准电池供电。电流波形使用罗氏线圈测量。实验中使用了设计良好的电压探头，允许记录上升时间最小为0.4纳秒的高压信号。输出电流的高上升速率是通过开发MU的低电感设计实现的，这通过小的模块尺寸（80×95×65毫米）和双绞安装母线实现。MU单元的设计如图10和图11所示。MU单元的组件夹持在由电木侧板1和2以及铝法兰3和4组成的框架中。夹紧力由法兰3中固定的螺钉产生。输出母线5位于侧板上并连接到接地的法兰4。触发电容6（各47皮法）连接到母线5和框架内部的速动晶闸管7（图10中未显示速动晶闸管）。储能电容8（各15纳法）连接到双绞母线9，由薄电木板10相互绝缘。负载连接到端子"a"和"b"。所开发的设计可以使级数和每级中储能电容8的数量增加。要连接额外电容，需要增加双绞母线9的长度。额外级可以通过增加侧板1和2的长度来连接。讨论：基于SID开发的实验性发生器能够在几纳秒内将超过5兆瓦的脉冲功率切换到负载中。该发生器的主要优点是尺寸小（500平方厘米）、输出脉冲抖动低（小于2纳秒）以及半导体发生器独特的输出电流上升速率（200千安/微秒）。发生器的工作原理和设计使其有可能显著提高输出参数。通过在发生器MU的双绞母线中连接额外的储能电容，可以增加输出电流幅值和输出能量。通过增加SID半导体结构的面积可以实现更高的开关能力。通过增加级数可以增加发生器的输出电压。使用高压关断开关（以串联SID模块形式）可以实现输出电压的大幅增加。输出脉冲的低抖动允许多个类似发生器同步运行。计算机仿真结果与实验数据的良好一致性使得开发SID纳秒脉冲发生器成为可能，其输出电压可达数十千伏，输出功率可达数百兆瓦。此类发生器的应用包括等离子体化学、放电净化废水和大气空气、脉冲激光供电、生物研究、电水力学裂岩、脉冲质量加速、材料表面改性以及大规模实验中的强磁场和强大冲击波产生。研究局限性：所描述实验发生器的工作原理和设计使得开发多级SID纳秒脉冲发生器成为可能，其输出电压可达数十千伏，输出功率可达数百兆瓦。开发此类发生器的主要局限是其组件需要高压绝缘以及成本相对较高。资源可用性：Lead contact（负责人联系方式）：如需进一步信息和资源，请向负责人Sergey Korotkov（[e-mail]）提出，他将予以满足。Materials availability（材料可用性）：本研究未产生新材料；所用材料均为商业可购。Data and code availability（数据和代码可用性）：本文报告的所有数据将由负责人根据请求共享；本研究未生成新代码；重新分析本文报告数据所需的任何附加信息均可由负责人根据请求提供。Acknowledgments（致谢）：作者感谢Igor Grekhov博士对本研究目标的有益讨论。Author contributions（作者贡献）：S.K.负责提出研究的主要思想和撰写稿件；Y.A.负责计算机仿真；A.Z.负责实验研究；D.K.负责设计方案。Declaration of interests（利益声明）：作者声明不存在竞争利益。Declaration of generative AI and AI-assisted technologies（生成式AI和AI辅助技术声明）：本研究未使用AI。STAR★Methods（方法）Key resources table（关键资源表）：软件和算法方面使用OrCAD（Cadence Design Systems）和Microsoft Excel；其他方面包括SID（PJSC Electrovypryamitel，Saransk，俄罗斯）、DSRD（PJSC Electrovypryamitel，Saransk，俄罗斯）、Tektronix TDS3052C示波器（Tektronix, Inc.）、Tektronix TDS3BATB电池（Tektronix, Inc.）、电流监测器（型号410，Pearson Electronics, Inc.）和LeCroy 9210脉冲发生器（Leasametric）。Method details（方法详情）：1. 纳秒电压脉冲使用Tektronix TDS3052C示波器、电流监测器（型号410，Pearson Electronics, Inc.）和实验室制作的宽带分压器测量，该分压器可复现前缘持续时间最小为0.4纳秒的高压脉冲。分压器的下臂是特性阻抗为50欧姆的同轴电缆。上臂是经铜屏蔽补偿的TVO-0.5电阻（470欧姆，0.5瓦）。测量电压示波图时，分压器通过解耦电容（500皮法）连接到速动晶闸管。使用LeCroy 9210脉冲发生器进行校准，测量前缘持续时间为300皮秒的电压脉冲。2. DSRD模块关断过程和SID结构导通过程的仿真使用OrCAD软件进行，采用先前开发的简单DSRD和SID模型，这些模型与实验结果充分吻合。DSRD模块模型包含模块电感和模拟能量损失的电阻R1。该模块使用OrCAD二极管模型，其工作面积等于DSRD结构的工作面积。描述这些二极管电容-电压特性公式中的系数选择确保与实验确定的DSRD结构电容-电压特性一致。通过选择负责载流子积累过程的系数来实现OrCAD二极管模型关断时间与DSRD结构关断时间的相等。

SID结构模型包含了SID外壳的电感。在SID导通之前，SID结构由OrCAD二极管结构模型（DSID）表示，该模型与SID结构具有相同的操作面积，且其自身电容对外加电压的依赖关系也相同。DSID结构的阴极对应于SID结构的阳极。理想开关K1与DSID串联连接。有两个附加电路与DSID-K1电路并联，用于表征SID结构导通后的状态。第一个附加电路由电阻R2和理想开关K2组成，第二个附加电路由电阻R3和理想开关K3组成。在初始状态以及施加触发电压脉冲期间，开关K1闭合，开关K2和K3断开。当DSID两端的电压达到SID结构已知的导通电压时，开关K2闭合，开关K1断开。此时，SID结构由电阻R2建模。R2的阻值呈指数变化，其设定方式使得在SID结构已知的导通时间内，DSID两端的电压降低至等于SID结构导通后最初时刻两端电压的值。开关K3相对于K2闭合时刻的延迟时间等于SID结构的导通时间。当K3闭合时，K2断开。此时，SID结构由电阻R3建模，R3的阻值逐渐减小。

定量分析与统计分析

本研究不包含任何定量或统计分析。