采用电荷共享与电容倍增技术的低噪声采样保持电路

《Electronics》：Low-Noise Sample-and-Hold Circuit with Charge-Sharing and Capacitance Multiplication Technology

　　

针对电池管理芯片中逐次逼近寄存器模数转换器(SAR ADC)采样保持电路噪声影响精度的问题，研究人员提出了一种采用电荷共享技术的低噪声采样保持电路，以抑制开关与运算放大器引入的噪声。通过电容倍增技术，利用较小物理电容实现较大等效电容，在避免大电容版图面积代价的同时实现更彻底的噪声抑制。借助开关时序调控，系统以离散时间模式工作，从而避免闭环结构可能引发的环路不稳定，同时仍满足采样保持功能。电容倍增电路采用低噪声运算放大器，放宽了主ADC信号通路中对放大器的设计要求。所提电路基于标准商用0.35 μm BCD工艺设计，并通过Cadence Virtuoso(版本IC617)与Spectre仿真器(版本15.1)完成瞬态噪声及工艺-温度角分析验证。结果表明，在20 kHz采样频率下，该面向SAR ADC的低噪声采样保持电路有效位数(ENOB)达14.03位，信噪失真比(SNDR)为86.02 dB，无杂散动态范围(SFDR)为91.89 dB，为高精度多节电池管理芯片提供了理论指导。

研究背景方面，新能源汽车产业快速发展推动锂离子电池在电动汽车中广泛应用，电池管理芯片需实时监测电压电流等模拟量并经模数转换器(ADC)数字化处理，其中逐次逼近寄存器模数转换器(SAR ADC)因低功耗与硬件开销小适于多通道采集。采样保持(S/H)电路位于SAR ADC前端，其噪声直接叠加于输入通路，决定整体等效输入噪声上限。传统S/H电路若仅增大采样电容抑噪会加重驱动负担；现有辅助DAC噪声抵消方案需额外高速运放且引入新噪声源；改进自举结构仅优化开关非线性而未抑放大器与热噪声；分段带宽切换技术只削弱后级放大器宽带热噪声，未处理采样电容热噪声及低频闪烁噪声。因此研究人员开展本研究，旨在以电荷共享抵消开关与运放噪声，以电容倍增用小物理电容合成大等效电容抑噪且不占面积，最终在0.35 μm BCD工艺下实现ENOB 14.03位、SNDR 86.02 dB、SFDR 91.89 dB，对高精度多节电池管理芯片具理论指导意义，论文发表于《Electronics》。

关键技术方法上，研究人员采用四项方法：基于电荷共享的离散时间四相非交叠开关时序，将信号与噪声电荷分相存储并于保持节点再分配；电容倍增网络由单位增益放大器、电阻比与物理电容C合成等效电容(1+n)C；低噪声运放AMP1置于倍增网络而非主信号通路，以两级PMOS差分对加cascode与源极退化电阻实现高增益低噪声；主通路AMP2始终开环工作仅需适度增益。仿真基于0.35 μm BCD工艺Cadence Spectre瞬态噪声及蒙特卡洛、工艺温度角分析。

研究结果部分，小标题与结论如下。

噪声源分析小节指出，常规底极板采样在采样相AMP经反馈将输出噪声注入采样电容顶板，量化相反馈断开则噪声不耦合，故主通路AMP须低噪声但受增益带宽折中困扰。

低噪声采样保持电路方法论小节中，整体架构由电容倍增网络(C_eq、AMP1、R₁、R₂)与物理电容C_s构成电荷共享网络，四相时序Φ₁–Φ₄控制S₁–S₈。电容倍增小节给出等效阻抗Z_eq=R/(n+1)+1/((n+1)sC)，实现电容乘(1+n)倍、电阻除(1+n)倍。基于电荷共享的噪声抵消小节推导各噪声传递系数：Φ₁相AMP1与S₁噪声在C_eq=C_s条件下传递系数为零被完全抵消；Φ₂相AMP2噪声衰减至1/A₂；Φ₄保持节点直接叠加噪声残留。参数设计小节确定乘法比k、单位电阻R₀=10 kΩ、物理电容C_s=1 pF、等效C_eq=8 pF，AMP1带宽2.2 MHz、相位裕度71.57°、1 kHz噪声谱密度达标，总功耗100 μW，电阻±5%偏差下电压误差低于LSB。

整体验证小节中，0.35 μm BCD版图面积给定，500次蒙特卡洛顶版电压差均值2.55 μV、σ约数μV级；各工艺温度角建立误差低于1 LSB，FF角85℃最差仍小于1 LSB；20 kHz相干采样FFT得ENOB 14.03位、SNDR 86.02 dB、SFDR 91.89 dB、THD给定；全角SNDR最低85.8 dB出现在FF与85℃。

讨论与结论翻译部分：论文结论指出，研究人员分析了SAR ADC采样保持电路主导噪声源，提出基于电荷共享的低噪声采样保持电路，有效抵消开关与运放噪声贡献；借电容倍增以小吃大等效电容抑噪且无大电容面积代价，仍保采样保持功能；标准0.35 μm BCD工艺与Cadence Spectre验证显示在20 kHz采样下ENOB 14.03位、SNDR 86.02 dB、SFDR 91.89 dB。该技术适于电池管理系统低速高分辨采集接口，多节BMS中减小物理电容利于有限片内集成多通道高精度采集，未来工作聚焦功耗与面积优化。