综述：固态硬盘（SSD）中的错误纠正与缓解技术：综述

《Computers and Electrical Engineering》：Error correction and mitigation techniques in SSDs: A survey

　　摘要
本研究全面探讨了基于NAND闪存的固态硬盘（SSD）中的错误校正和缓解技术。NAND闪存是一种高密度非易失性存储技术，由串联连接的浮栅存储单元阵列构成。随着闪存技术的快速发展，其错误敏感性日益增加，因此亟需改进错误校正机制。为确保数据完整性，现代SSD采用了先进的纠错码（ECC）以及多种辅助方法。该研究根据错误类型对缓解策略进行了系统分类，从而深入分析了这些策略的设计和应用机制。此外，还研究了不可纠正错误的恢复技术，并探讨了提高设备耐用性和性能的系统级方法。这种有条理的多层次视角有助于理解现代SSD架构中的可靠性机制。

引言
固态硬盘（SSD）已成为现代计算领域的主要存储介质，从智能手机和笔记本电脑到云数据中心，都逐渐取代了传统的机械硬盘（HDD）。SSD的普及得益于其低访问延迟、优异的输入/输出（I/O）性能、紧凑的尺寸以及更高的能效等优点[1][2]。这些特性使其特别适用于高性能和功耗敏感的场景[3]。
现代SSD面临的一个核心挑战是实现高效扩展——即在满足数据中心应用（如人工智能AI和高性能计算[5]）日益增长的需求的同时，不断增加存储容量并降低单位比特成本[2][4]。然而，由于NAND闪存的物理和电气限制，实现这一目标面临诸多工程难题。主要的解决方案包括缩小闪存单元尺寸（通过半导体工艺改进）以及采用多级单元（MLC）编码技术（将每个单元的阈值电压范围划分为更细密、更密集的级别[6][7]。这些技术显著提升了SSD的存储密度和性价比，推动了其在消费级和企业级市场的广泛应用。

然而，这种扩展趋势也加剧了NAND闪存对各种错误机制的脆弱性。随着单元尺寸的减小以及存储更多比特的任务增加，其对噪声、电荷泄漏和操作应力的容忍度降低，导致原始比特错误率（RBER）上升。常见的错误原因包括编程/擦除（P/E）循环引起的磨损[8][9]、电压漂移[10][11]、读取干扰[12][13]以及相邻单元的电气干扰[14][15]。为应对这些问题，SSD控制器采用纠错码（ECC）作为关键防护机制。ECC通过为数据添加冗余信息来检测和纠正错误；没有这些机制，高密度闪存（尤其是MLC和三层单元TLC）将无法在商业存储系统中使用[3]。尽管这些先进技术提高了可靠性，但同时也带来了性能和功耗的 trade-off，特别是在移动设备和嵌入式系统中，闪存控制器的ECC处理能力显著影响整体功耗[16]，因此节能型ECC对于延长电池寿命至关重要。这种可靠性与性能之间的权衡是SSD控制器设计中的核心挑战。

基于NAND闪存的SSD的寿命主要取决于每个存储块在达到数据丢失阈值前的P/E循环次数（即在写入数据后仍能保持可读性的最小时间）。当存储数据中的比特错误超过ECC的纠错能力时，数据就会丢失。此时，SSD被视为达到了其使用寿命终点[3]；此外，未读取单元的阈值电压变化也可能导致额外的读取错误，进一步降低设备耐用性[15]。

NAND闪存错误率的增加受环境和使用因素（如温度和磨损）影响。高温会提高设备故障率，但现代SSD采用了热节流机制来降低对闪存芯片的访问频率，从而减轻高温对可靠性的影响[4]。多项研究[8][9][12][13][17]表明，随着P/E循环次数的增加，磨损会逐渐增加原始比特错误的风险，最终导致错误率超过ECC的纠错能力，数据丢失不可避免[3]。为应对这一问题，SSD中的ECC技术不断进化，早期采用汉明码，后来发展为Bose–Chaudhuri–Hocquenghem（BCH）码和低密度奇偶校验（LDPC）码[18][19]，后者具有更好的错误抵抗能力和灵活性。然而，更强的纠错功能也会带来性能开销，如解码延迟增加和控制器计算负担加重[15]。一些研究[15]通过允许ECC处理更多可纠正错误来延长SSD寿命，虽然会增加延迟，但能延长整体使用寿命。这些权衡需要在设计时仔细权衡，通常通过额外的可靠性机制（如超级页级奇偶校验[20][21]和坏块隔离[3]）来平衡。

尽管错误校正至关重要，但现有研究往往局限于特定ECC算法或个别错误类型，未能提供全面的错误缓解生态系统视图。本研究旨在通过系统化地分析NAND闪存SSD中的错误校正和缓解技术，填补这一空白，按错误类型对方法进行分类，并探讨它们在整体架构中的作用。

本研究基于三个关键观察结果：首先，随着NAND闪存技术的扩展，错误校正技术的复杂性和多样性显著增加，研究人员和实际应用者越来越难以找到合适的解决方案；其次，现代SSD的可靠性依赖于多种互补技术的协同工作，而不仅仅是单一的ECC算法；最后，现有文献缺乏解释这些技术如何协同作用的统一框架。

本研究探讨了NAND闪存SSD中用于错误缓解和校正的技术，以及ECC无法直接纠正错误时的恢复方法。重点关注平面（2D）NAND闪存及其对应的ECC和缓解技术。讨论的错误类型、编码方案和系统级策略均基于平面NAND架构。同时，认识到许多错误校正原则和策略也适用于新兴存储技术（如结合相变内存（PCM）或电阻式随机存取内存（ReRAM）[22][23]的混合存储系统，甚至量子存储[24]。理解SSD中ECC技术的成熟度对于解决下一代存储系统的可靠性问题至关重要。

本研究的主要贡献包括：（1）按错误类型系统化分类错误校正和缓解技术，帮助从业者针对具体问题选择合适的解决方案；（2）探讨专用纠错码（BCH和LDPC）及辅助缓解技术，解释它们在SSD设计中的互补作用；（3）讨论根据设备状态和工作负载动态调整ECC强度和闪存参数的系统级方法；（4）综合新兴系统环境（包括AI驱动的存储工作负载、计算存储和跨层硬件/软件协同设计），指出基于现有研究的未来研究方向。

第2节提供基本背景信息，介绍SSD结构、ECC原理及影响NAND闪存的各种错误类型。第3节探讨了旨在减少NAND闪存错误的缓解技术，并详细说明了各类技术。第4节分析了高密度NAND的ECC技术，比较了LDPC和BCH码及数据恢复方法。虽然LDPC通过软判决解法提供更好的纠错能力，但会带来更高的延迟和功耗。第5节从系统角度探讨了SSD的ECC改进措施，包括动态调整ECC强度和闪存参数。第6节整合了新兴系统环境，强调了未来的研究方向。第7节总结了研究结果。

背景
本节概述了现代SSD的架构设计，解释了ECC的工作原理和影响NAND闪存的错误类型。随着NAND闪存尺寸的缩小和密度的增加，其错误敏感性增加，ECC的纠错能力更快耗尽，从而缩短了SSD的寿命。P/E循环过程中产生的各种错误会导致阈值电压分布变化，加剧原始比特错误率。

错误校正和数据恢复技术
NAND闪存尺寸的减小和密度的提升导致RBER上升，使得强大的错误校正方法变得尤为重要。本章重点讨论了LDPC码，其在高密度存储设备中的性能优于BCH码。然而，LDPC码也依赖软判决解法，需要多次读取内存单元来计算错误。

系统级改进
SSD的ECC改进涉及将控制器和闪存等组件协调起来优化错误管理和耐用性。例如，动态调整ECC强度、控制闪存P/E参数以延长使用寿命，以及使用先进的错误分析技术。

新兴系统环境和未来研究方向
虽然本研究主要针对平面NAND闪存，但上述ECC技术也被应用于快速发展的系统架构中。本节将所综述的文献与四个当代背景联系起来（由人工智能驱动的存储工作负载、计算和近数据处理、跨层硬件与软件协同设计以及不断发展的控制器架构），并提炼出由观察到的差距直接衍生出的开放性挑战和未来研究方向。

结论
随着存储技术的持续扩展，基于NAND闪存的SSD中错误校正机制的演变已成为维护数据可靠性的关键。本调查涵盖了从早期的汉明码和BCH码到先进的LDPC码等一系列ECC技术。虽然LDPC码在纠错能力上具有优势，尤其是通过软决策解码技术，但它们也带来了一些权衡，如解码延迟增加、功耗上升以及控制器复杂性提高。

利益冲突声明
作者声明他们没有已知的可能会影响本文所述研究的财务利益冲突或个人关系。

致谢
本研究得到了韩国科学技术信息通信部通过韩国国家研究基金会（RS-2023-00284115）资助的Brain Pool项目的支持。

作者名单：
Pouria Khajehpour-Dezfouli | Sahand Zoufan | Negar Akbarzadeh | Atiyeh Gheibi-Fetrat | Fatemeh Serajeh Hassani | Jeong-A Lee | Hamid Sarbazi-Azad

伊朗德黑兰Sharif科技大学