在双极型电荷捕获存储器中，肖特基势垒调制依赖于通道宽度

《Microelectronic Engineering》：Channel width-dependent Schottky barrier modulation in ambipolar charge-trap memory

　　

摘要

我们展示了一种采用肖特基势垒（SB）源/漏接触的双极电荷陷阱（CT）存储器件，并研究了通道宽度（W_c）变化对存储特性的影响。该器件通过相似的肖特基势垒高度实现了n沟道和p沟道的双重操作，从而在单个单元内提供了多样的存储功能。由于强大的电场集中在肖特基接触处，因此在相对较低的漏电压下实现了高效的热载流子生成。在n沟道操作中，该器件的编程性能得到了提升，阈值电压偏移大约是p沟道的1.5倍。随着W_c的减小，两种极性的阈值电压偏移（ΔV_th）都增加了。有效的肖特基势垒高度（SBH）分析表明，这种行为源于W_c对有效SBH的调制，从而提高了载流子注入效率。这些结果建立了器件几何结构与SBH之间的直接关联，为可扩展和高性能的电荷陷阱存储器件提供了关键的设计策略。

引言

近年来，DRAM和闪存技术都朝着高度可扩展的三维（3D）架构发展，以克服传统平面器件的限制。这种3D集成使得密度和性能能够同时得到提升，成为存储技术的发展方向[1]、[2]。特别是闪存，由于其非易失性、可扩展性和能效优势[3]、[4]而被广泛采用。然而，传统的闪存依赖于Fowler–Nordheim（FN）隧穿机制，这本质上需要较高的工作电压，并且载流子注入速度较慢，从而严重限制了编程速度。在需要高速度和大存储容量的新兴计算系统中，这一限制变得更加突出[5]、[6]。生成式人工智能的快速发展导致了对高容量和高带宽存储系统需求的前所未有的增长。然而，由于制造限制、功率传输限制和系统级架构瓶颈，当前的存储技术在满足这些需求方面面临重大挑战[7]。因此，迫切需要一种新的存储结构来克服这些限制。

为了解决这些问题，基于肖特基势垒（SB）的电荷陷阱（CT）存储器件因其低电压操作和高效的载流子注入机制而受到了广泛关注。与依赖FN隧穿的的传统闪存不同，基于SB的结构能够通过金属/半导体界面处的强电场轻松增强热载流子注入（HCI），从而提供更高的编程速度和能效[8]、[9]、[10]、[11]。从物理角度来看，肖特基结由于能量带弯曲明显，能够促进有效的载流子注入到电荷陷阱层（CTL）中。此外，这种基于SB的CT存储结构与适用于3D架构的工艺兼容，包括NOR型和AND型阵列，凸显了其在可扩展高密度存储应用中的潜力[12]。

在SB器件中，载流子传输受肖特基势垒高度（SBH）的控制，这直接影响注入效率和整体器件性能，包括导通电流、亚阈值行为和开关特性。因此，精确控制肖特基势垒对于实现高性能操作至关重要。尽管之前的研究主要集中在通道长度（L_c）的缩放上，但通道宽度（W_c对SB调制和存储特性的影响尚未得到研究。与逻辑晶体管不同，存储器件集成在极其紧凑的单元区域内，其中x方向和y方向的横向尺寸相当。因此，L_c和W_c的缩放对于确定器件特性起着关键作用，这突显了对W_c相关行为的系统研究的需求。对于高度缩放的存储单元来说尤其重要，因为横向尺寸变得相当，几何效应如电场集中变得越来越显著。因此，本工作填补了电荷陷阱存储中关于通道宽度依赖性的关键空白。

在这项工作中，我们制造了一种采用未掺杂的多晶硅（poly-Si）通道和Ni硅化物源/漏接触的双极肖特基势垒CT存储器件，作为未来3D集成的基础构建块。测量并分析了其电特性和存储性能，以验证所提出结构的存储应用可行性。通过系统地改变W_c（这是前所未有的），我们研究了这一关键参数对编程/擦除特性的影响。

章节片段

器件制造

图1(a)展示了带有SB源/漏接触的单个单元CT存储器件的示意图。制造过程步骤在图1(b)中进行了总结。该器件是在8英寸的p型Si（100）晶圆上制造的。通过湿氧化法热生长了200纳米厚的SiO?层。然后通过低压化学气相沉积（LPCVD）沉积了30纳米厚的未掺杂多晶硅（poly-Si）通道，并在600℃下进行炉火退火处理

电特性

图2(a)和(b)展示了在不同漏电压（V_d= 加减' data-semantic-summary ' 加减' data-semantic-braille="??">±1、 加减' data-semantic-attached="true" data-semantic-braille="??" data-braille-attached="true" has-speech="true"> 加减' data-semantic-summary ' 加减' data-semantic-braille="??">±1.5和 加减' data-semantic-attached="true" data-semantic-braille="??" data-braille-attached="true" has-speech="true"> 加减' data-semantic-summary ' 加减' data-semantic-braille="??">±2伏特下的转移特性。所制造的CT存储器表现出明显的双极特性，证实了在源/漏区域成功形成了肖特基势垒。由于这种双极性，CT存储器可以根据应用的栅极电压（V_g）在n沟道或p沟道模式下工作。其中，正栅极偏置对应n沟道操作，而负栅极偏置对应p沟道操作

结论

成功制造并表征了具有肖特基S/D接触的双极CT存储器件。这些器件在n沟道和p沟道模式下均表现出稳定的存储操作，这得益于肖特基接触固有的双极性行为。观察到存储性能明显的W_c依赖性，其中ΔV_th随着W_c的减小而显著增加。结合温度依赖性测量和阿伦尼乌斯分析表明，这种行为源于...

CRediT作者贡献声明

Yooin Seol：方法论、数据管理、研究、撰写初稿。Hyeongyu Kim：研究、数据管理。Dabok Lee：研究、数据管理。Ki-Ju Park：研究、数据管理。Won-Ju Cho：研究、数据管理。Suin Yi：研究、数据管理。Jungsik Kim：研究、数据管理。M. MeyyappanKihyun Kim

利益冲突声明

作者声明以下可能被视为潜在利益冲突的财务利益/个人关系。

Kihyun Kim报告称得到了韩国国家研究基金会的财务支持。如果还有其他作者，他们声明没有任何已知的财务利益或个人关系可能影响本文报告的工作。

致谢

本工作得到了韩国国家研究基金会（NRF）基本科学研究计划的支持，该计划由韩国政府（MSIT）资助（RS-2023-00212941，20%）。本研究还得到了韩国国家研究基金会（NRF）的支持，该基金会由韩国政府（MSIT）资助（RS-2025-02653773，70%）。此外，本工作还得到了韩国国家研究基金会（NRF）的资金支持，该基金会由韩国政府（MIST）资助（RS-2025-16903034，10%）。EDA工具也得到了...

Yoojin Seol|Hyeongyu Kim|Dabok Lee|Ki-Ju Park|Won-Ju Cho|Suin Yi|Jungsik Kim|M. Meyyappan|Sung-Il Chang|Kihyun Kim

电子与信息工程系，全北国立大学，全州54840，韩国