## 中文标题 界面工程化氧化铪–MoS2铁电场效应晶体管实现近理想存储窗口及后端工艺兼容性

《ACS Nano》：Interface-Engineered Hafnia–MoS2 Ferroelectric Field-Effect Transistors Enabling a Nearly Ideal Memory Window with Back-End-of-Line Compatibility

　　

二维（2D）半导体凭借其原子级薄几何结构和优异的静电控制能力，是铁电场效应晶体管（FeFET）的理想沟道材料。然而，以与现代半导体制造兼容的方式（尤其在后端工艺（BEOL）限制条件下）将高质量铁电栅极叠层集成到这些超薄沟道上，仍是一项重大挑战，其主要原因在于界面不稳定性。在本研究中，研究人员展示了基于单层二硫化钼（MoS₂）并通过原子层沉积与铁电氧化铪–氧化锆（HZO）集成的界面工程化顶栅二维FeFET。超薄高介电常数氧化钇（Y₂O₃）界面层同时充当成核层和保护层，实现了HZO的共形生长，同时保持了锐利的范德华界面。所有制备步骤均在300 °C以下进行，完全满足BEOL热预算要求。所制备的器件表现出本征极化驱动的开关行为，而非陷阱主导行为。值得注意的是，该器件在±3.5 V的低工作电压下实现了3.6 V的近理想存储窗口，约为理论最大值的90%，并具有清晰可分辨的非易失性开关特性。这些结果确立了一种CMOS和BEOL兼容的界面工程策略，用于集成高性能二维FeFET，为面向未来嵌入式存储器和存内逻辑应用的单片三维系统提供了可扩展路径。

## 论文解读

### 一、研究背景与问题

随着数据密集型和边缘计算的快速发展，传统半导体器件与计算架构在能耗和延迟方面面临严重瓶颈，亟需同时具备低功耗、快速开关速度以及存储–逻辑一体化功能的下一代器件方案。铁电场效应晶体管（FeFET）凭借非易失性、超快开关速度和紧凑的单晶体管（1T）结构，成为嵌入式存储和存内计算领域极具前景的候选器件。在众多FeFET平台中，基于氧化铪–氧化锆（HZO）的FeFET因其在纳米级厚度下仍具有稳健的铁电性、可扩展到先进节点以及与互补金属氧化物半导体（CMOS）工艺的无缝兼容性而备受关注。为实现系统级架构（特别是单片三维集成）中的部署，铁电层和沟道层都需在低于400 °C的后端工艺（BEOL）约束下制备，且不能牺牲界面质量。

二维（2D）半导体，尤其是过渡金属二硫属化物（TMDCs），已成为极具前景的BEOL兼容沟道材料。其原子级薄体可提供优异的静电栅控能力并最大化栅极效率，同时超薄几何结构有助于抑制退极化场，对超小尺寸器件中铁电极化的稳定至关重要。此外，无悬挂键的特性赋予其化学惰性表面，可抑制界面反应、减少电荷陷阱并防止寄生氧化物形成。然而，实现CMOS兼容的二维FeFET以及在BEOL兼容条件下将高质量铁电栅极叠层集成到原子级薄的范德华（vdW）沟道上仍是重大挑战，尤其对于顶栅架构而言。vdW表面的化学惰性显著阻碍了原子层沉积（ALD）过程中的均匀成核；同时，铁电HZO通常需要高温快速热退火以稳定负责极化开关的正交相，但此类高温工艺会损伤二维沟道，导致界面损伤和缺陷形成，进而引发陷阱主导的开关行为而非本征铁电驱动开关，最终降低存储窗口和器件可靠性。因此，此前的二维FeFET研究大多依赖于背栅架构或金属–铁电–金属–绝缘体–半导体（MFMIS）电容堆叠，这些方案本质上可扩展性较差，不适用于实际的系统级集成。

### 二、研究内容与结论

针对上述挑战，研究人员采用超薄高介电常数氧化钇（Y₂O₃）界面层和无退火HZO，在完全BEOL兼容条件（<300 °C）下制备了顶栅架构的单层MoS₂ FeFET。该集成策略实现了HZO的共形ALD生长，同时保持了清晰的vdW界面。所制备的FeFET表现出本征极化主导的开关行为，在±3.5 V栅极电压扫描下实现了3.6 V的大存储窗口（约为理论最大值的90%）、超过10⁷的开关比、低栅极漏电流（10^?6 A cm^?2）、超过10⁴秒的保持特性和超过10⁵次循环的耐久性。综合基准测试表明，该单层MoS₂器件在归一化存储性能方面优于此前报道的基于多种沟道材料的FeFET，满足国际器件与系统路线图（IRDS）的低电压工作指南（≤3 V），且全部制备工艺低于300 °C，完全符合400 °C的行业标准热预算。该研究成果为下一代低功耗存储器和存内逻辑器件（特别是单片三维集成平台）提供了可扩展的集成路径。

### 三、主要关键技术方法

研究人员采用了以下关键技术方法：原子层沉积（ALD）技术，用于在300 °C下沉积HZO铁电层；热蒸发技术，用于沉积亚纳米级钇（Y）金属层并在空气中自发氧化形成Y₂O₃界面层；压电力显微镜（PFM）和接触共振PFM（CR-PFM）技术，用于表征HZO铁电性；正–负–正–负（PUND）脉冲测量技术，用于评估铁电电容结构的极化–电压特性；掠入射X射线衍射（GI-XRD）技术，用于分析HZO薄膜晶体结构；高角环形暗场扫描透射电子显微镜（HAADF-STEM）结合能谱分析技术，用于观察栅极叠层截面结构和元素分布；X射线光电子能谱（XPS）、拉曼光谱和光致发光（PL）光谱技术，用于表征MoS₂的结构与化学完整性。器件制备采用机械剥离的单层单晶MoS₂薄片（购自HQ Graphene），通过湿法转移至预制的底部电极上，底部电极为Ti/Au（2/15 nm），顶栅电极为钨（W，30 nm），全部制备流程均在300 °C以下完成。

### 四、研究结果

#### 1. 具有顶栅HZO栅极叠层的单层MoS₂ FeFET设计

通过引入超薄高κ Y₂O₃界面层作为HZO生长种子层和二维沟道保护层，研究人员成功实现了HZO在MoS₂表面的共形沉积。所制备的FeFET表现出逆时针迟滞回线，这是铁电极化驱动开关的清晰特征。存储窗口达3.6 V，约为理论最大值（由矫顽场E_c和膜厚t计算得到）的90%，表明铁电开关窗口得到近理想利用。压电力显微镜（PFM）相位图像清晰显示稳定的上/下极化畴，相位对比度约190°；正–负–正–负（PUND）测量在2 kHz下呈现清晰的电流密度–电场（J–E）和极化–电场（P–E）迟滞回线，证实了HZO薄膜具有稳健的剩余极化和可重复开关行为。掠入射X射线衍射（GI-XRD）分析显示，在约30–31°处存在对应正交（111）和四方（011）取向的明显衍射峰，且未检测到单斜相峰，表明退火-free HZO薄膜中部分稳定了铁电正交相。

#### 2. 通过Y₂O₃界面层实现铁电栅极叠层集成

原子力显微镜（AFM）表征显示，Y₂O₃/MoS₂表面的均方根粗糙度低至0.17 nm，与原始MoS₂相当。拉曼光谱显示MoS₂的E_2g¹和A_1g声子模式保持清晰可辨，峰位和强度比无明显偏移；XPS确认S 2p核级谱保持良好，表明种子层形成过程中最外层硫原子未发生显著化学反应。背栅转移特性对比显示，Y₂O₃沉积后器件的开态电流、场效应迁移率和亚阈值摆幅基本保持不变。引入Y₂O₃种子层后，与迟滞相关的有效陷阱密度降低了约90.5%。高角环形暗场扫描透射电子显微镜（HAADF-STEM）和快速傅里叶变换（FFT）分析证实，HZO层在MoS₂上形成结晶结构，沿[001]晶带轴观察到正交相衍射斑点；清晰的vdW间隙（约3.3 ?）在结晶HZO与下方MoS₂之间得到保持。扫描透射电子显微镜–能量色散X射线光谱（STEM–EDS）元素图谱揭示了栅极叠层中Mo、Y、Zr和Hf的垂直分辨分布，表明Y以空间局域化方式分布于界面附近。

#### 3. HZO顶栅MoS₂ FeFET的电学性能

在±1 V至±3.5 V的不同顶栅电压（V_TG）扫描范围内，所有转移曲线均呈现清晰的逆时针迟滞回线，表明铁电极化驱动的开关行为。线性坐标下提取的存储窗口随扫描范围成比例增宽，斜率约为1.1，表明通过栅极叠层实现了高效的静电耦合和有效的极化开关。器件表现出118 μS的开态薄层电导和0.31 V nm^?1的归一化存储窗口，在二维沟道FeFET中处于最高水平。循环测试（35次）显示存储窗口和亚阈值特性无明显变化；耐久性测试（±5 V、1 ms脉冲，10⁵次）显示高阻态和低阻态之间电流水平退化极小；保持特性测试显示两个状态在10⁴秒内保持清晰可区分，但读取裕度逐渐减小，研究人员将其归因于无退火HZO薄膜可切换极化值相对有限。

#### 4. MoS₂ FeFET的基准对比

综合基准分析将本工作与基于二维材料、氧化物半导体和硅沟道的各种FeFET进行比较（排除MFMIS架构）。归一化存储窗口–工作电压对比显示，本研究的单层MoS₂器件在低工作电压下表现出大的归一化存储窗口，优于此前报道的二维沟道FeFET，甚至可与硅基器件相媲美或超越。工作电压满足IRDS对低电压FeFET（≤3 V）的目标要求。在后端工艺（BEOL）兼容性方面，该器件在所有BEOL兼容FeFET中实现了最高的存储窗口–最大电压比值（MW/V_MAX），且整个器件制备工艺均在300 °C以下进行，远低于400 °C的行业标准热预算。

### 五、讨论与结论总结

讨论部分指出，基于铁电材料的FeFET性能主要受限于界面陷阱密度和铁电层结晶质量。本研究通过在化学惰性的MoS₂表面引入超薄高κ Y₂O₃界面层，有效解决了HZO在二维沟道上的均匀成核难题，同时保护了超薄沟道免受ALD工艺损伤。亚纳米厚的Y₂O₃层在室温下自发氧化形成，避免了高温工艺对二维界面的热损伤。该界面层一方面提供高介电常数，保证了栅极叠层的高效静电耦合；另一方面有效抑制了ALD诱导的界面和近界面陷阱形成。无退火条件下，HZO的结晶行为通过GI-XRD和PFM得到系统验证，确认了铁电正交相的部分稳定。综合基准测试表明，该器件的归一化存储窗口和操作电压满足IRDS路线图要求，同时与BEOL热预算完全兼容。

研究结论部分总结如下：研究人员通过超薄高κ Y₂O₃界面层实现无退火HZO铁电层与单层MoS₂的集成，成功制备了BEOL兼容的二维FeFET。所制备器件在±3.5 V下表现出3.6 V的大存储窗口（约为理论最大值的90%）、超过10⁷的开关比、超过10⁴秒的保持特性和超过10⁵次循环的耐久性。综合基准测试证实，该单层MoS₂器件不仅归一化性能指标优于此前报道的基于多种沟道材料的FeFET，且在整个制备流程完全满足BEOL热约束的条件下仍符合IRDS低电压工作指南。这些结果凸显了该集成策略在面向下一代低功耗存储器和存内逻辑器件（尤其是单片三维集成平台）方面的重要潜力。