综述：二维半导体中的载流子迁移率增强

《Interdisciplinary Materials》：Carrier Mobility Enhancement in Two-Dimensional Semiconductor

　　

持续缩放的硅基CMOS技术正逼近基本物理极限，载流子迁移率退化与日益严重的短沟道效应对进一步器件缩放构成重大挑战。二维（2D）半导体具有原子级薄体及化学钝化、无悬挂键表面，可提供优异的静电栅控能力，因此成为下一代集成电路沟道材料的有力候选者。然而，2D场效应晶体管（FETs）中的实验测量迁移率往往远低于其声子限制理论值，因为载流子输运受到外在散射源的强烈影响，包括带电杂质、表面光学声子、介电无序、陷阱态以及费米能级钉扎接触势垒。本综述对基于二维半导体的场效应晶体管（FETs）的迁移率增强策略最新进展进行了系统而批判性的评估。研究人员首先阐明了严格二维极限下固有的独特载流子输运物理机制。随后检验了六大类策略：（i）缺陷抑制与原子级修复；（ii）接触界面工程，包括功函数调控与范德华集成；（iii）带电杂质钝化结合高κ介电集成；（iv）受控单轴与双轴应变工程；（v）异质结构设计与能带对齐优化；（vi）新兴器件架构及静电或掺杂调控方案。针对每种策略，研究人员总结了其潜在物理机制，讨论了代表性实验与理论进展，并比较了关键性能指标，包括峰值场效应迁移率、开态电流密度等。最后，研究人员讨论了剩余的科技挑战，包括晶圆级材料均匀性、可扩展且CMOS兼容的工艺、可靠的低电阻接触以及异质集成，并概述了二维半导体在高性能、高能效电子系统中实际应用的前景方向。

1 Introduction
随着硅基CMOS技术持续微缩至10 nm节点以下，短沟道效应抑制与载流子迁移率保持成为核心挑战。二维（2D）半导体凭借原子级厚度与无悬挂键表面，提供优异静电栅控，被视为后硅电子学候选沟道材料。然而，实验测得的2D FET迁移率常因带电杂质、表面光学声子、界面陷阱等外在散射而远低于理论声子极限。本文基于迁移率限制因素，系统总结缺陷修复、接触工程、高κ介电、应变调控、异质结构及新型器件架构等六大类增强策略，并指出各策略的物理机制与适用场景。

2 Semiconductor Transport Theory
2.1 The Unique Mechanism of Carrier Mobility in Two-Dimensional Semiconductors
量子限域引起能带重正化，导致导带底与价带顶的能谷分布及有效质量改变。二维体系中载流子完全暴露于界面环境，带电杂质、远程界面光学声子等外在散射主导室温输运，本质屏蔽效果减弱，迁移率强烈依赖于周围介电环境与界面质量。

2.2 Key Factors in Carrier Transport in 2D Semiconductors
主要限制因素包括：硫族空位等本征缺陷引入局域隙态；金属/半导体接触处因金属诱导隙态（MIGS）导致费米能级钉扎；半导体/介电界面带电杂质产生长程库仑散射；应变改变能带与有效质量；异质界面可调控能带对齐与界面电荷转移。

2.3 Mobility Measurement and Characterization Techniques
准确提取本征迁移率需注意几何修正、转移曲线扭结及接触电阻影响。场效应迁移率（μFET）易受寄生效应干扰，推荐采用四探针（μ4P）或霍尔（μHall）测量以获取本征值。温度依赖测量可判别主导散射机制。

3 Two-Dimensional Semiconductor Carrier Enhancement Strategies
3.1 Suppression and Repair of Intrinsic Defects in Materials
3.1.1 In Situ Defect Repairing
原位修复通过控制生长动力学降低缺陷密度。例如采用偏切角蓝宝石衬底外延获得晶圆级单晶MoS₂，硫空位密度降至约9×10¹² cm^?2，μ_FET,n最高达102.6 cm² V^?1 s^?1。另可通过氧辅助“生长-修复”策略，使氧原子替代硫空位，将缺陷密度降低一个量级并提升迁移率。

3.1.2 Post-Treatment Process Defect Repair and Modification
后处理包括缺陷利用、缺陷容忍与缺陷修复。例如低温高真空退火调控InSe中硒空位（V_Se）浓度，实现施主掺杂，μ_FET,n由1.2提升至276 cm² V^?1 s^?1。电子束辐照接触区可诱导硫空位，降低接触电阻约10倍。硫醇分子（如BDT）可共价钝化硫空位并桥接晶界裂纹，使跨晶界迁移率提升约200倍。

3.2 Optimization of the Device Contact Electrode Interface and Low-Resistance Contact Construction
3.2.1 Direct Metal Contact Strategies
传统金属接触中，超高真空沉积可降低界面污染，使Au/MoS₂接触电阻降低。半金属Bi、Sb接触因费米能级附近态密度极低，有效抑制MIGS，实现近欧姆接触，Bi接触使单层MoS₂接触电阻约123 Ω·μm，开态电流达1135 μA·μm^?1。此外，Au/Se界面层通过能带杂化抑制MIGS，实现p型WSe₂低电阻接触。

3.2.2 Special Geometric Contact Strategies
边缘接触通过直接键合二维材料原子级边缘实现高效注入，如Sb边缘接触及Ar等离子体刻蚀的边缘接触，均显著降低接触电阻。原子层键合（ALB）技术通过选择性去除顶层硫原子形成Au–Mo金属键，接触电阻低至70 Ω·μm，并具有优异热稳定性。范德华接触方面，插入h-BN隧穿层、利用1T相、金属性VSe₂或转移电极等方法均可抑制MIGS并提高注入效率。

3.2.3 Doping Engineering in Source and Drain Regions
通过源漏区局域掺杂实现低电阻欧姆接触。例如非晶氧化钛（ATO）封装诱导电荷转移，使接触电阻降至180 Ω·μm；钇（Y）掺杂将MoS₂转化为金属性合金，10 nm沟道器件开态电流达1.22 mA·μm^?1。有机分子掺杂（如PEI、氯仿）及等离子体处理（N₂、CF₄）也可调控接触区载流子浓度与费米能级。

3.3 Surface Charged Impurity Passivation and High-κ Dielectric Environment Regulation
3.3.1 Charge Transfer Doping and Chemical Passivation
利用π共轭有机分子（如CuPc、TFSI超酸等）对沟道表面进行电荷转移掺杂或化学钝化，可降低界面陷阱密度、修复缺陷，提升迁移率与发光效率。

3.3.2 Shielding and Passivation of Inorganic High-κ Media
3.3.2.1 Conventional High-κ Oxides
高κ介质（如HfO₂、Al₂O₃、ZrO₂）可增强库仑屏蔽、抑制带电杂质散射。例如引入HfO₂顶栅使MoS₂四探针迁移率低温下达174 cm² V^?1 s^?1。插入h-BN界面层可降低界面无序散射，进一步改善迁移率与饱和速度。

3.3.2.2 Two Dimensional Layered Van Der Waals Dielectrics
h-BN、Bi₂SeO₅、SrTiO₃、GaPS₄等范德华介电材料兼具原子级平整界面与高κ特性。Bi₂SeO₅封装使Bi₂O₂Se霍尔迁移率达4.7×10⁵ cm² V^?1 s^?1（1.8 K），GaPS₄的κ≈35，可实现极低等效氧化层厚度与高开关比。

3.3.3 Organic Polymer Dielectric Modification
旋涂聚合物（如聚酰亚胺、CYTOP）或iCVD沉积的pV3D3等可形成无悬挂键、疏水的半导体/介电界面，抑制滞后与陷阱效应，并实现极性调控。例如CYTOP使MoSe₂电子与空穴迁移率趋于平衡。

3.3.4 Ionic Liquid Electrolyte Gate Control
离子液体栅控可实现超高密度载流子注入与相变调控。如利用离子液体门控诱导H⁺插层，增强MoS₂/MoS₂同质结的室温谷极化，同时使μ_FET,n从20.14提升至40.78 cm² V^?1 s^?1。

3.4 Lattice Stress/Strain Engineering Regulation
3.4.1 Suspended Structures
悬空结构通过物理隔离消除衬底诱导的库仑散射、声子散射与粗糙度散射，使输运接近本征声子极限。悬空MoS₂霍尔迁移率可达96.8 cm² V^?1 s^?1，但仍低于理论值，表明本征缺陷仍有影响。

3.4.2 Strain Engineering
3.4.2.1 Substrate Morphologically Induced Strain
利用波纹衬底或纳米压印产生晶格应变。如粗糙SiN_x衬底诱导三层MoS₂产生0.8%应变，使μ_FET,n从30.6提升至326.9 cm² V^?1 s^?1。波纹双层MoS₂四探针迁移率约900 cm² V^?1 s^?1。

3.4.2.2 Capping/Encapsulation Layer Induced Strain
CMOS兼容的SiN_x应力层可对短沟道MoS₂器件施加可控张力，降低肖特基势垒并缩小范德华间隙，使开态电流中值提升60%，饱和电流达488 μA·μm^?1。MgO_x应力源也可实现均匀双轴拉伸应变，迁移率提升62%。

3.4.2.3 Strain Engineering in Channel Region
利用机械卷曲、纳米气泡或AFM压痕实现超高峰值应变（>2%），可改变能带结构、触发层间电荷转移或动态调控局域光电性能，但直接迁移率测量仍具挑战。

3.5 Heterostructure Engineering and Interface Band Engineering
3.5.1 Preparation of In-Plane Lateral Heterostructures
通过物理气相输运或激光图案化制备面内异质结构，如MoSe₂/WSe₂原子级尖锐界面、VS₂/MoS₂金属-半导体界面，可降低接触电阻并提高开态电流。

3.5.2 Vertical van der Waals Heterojunction Integration
垂直范德华异质结构如Si/MoS₂三维互补FET、MoS₂/CrOCl极性调控器件等，通过界面电荷转移实现极性转换与高性能逻辑功能。1L-SnS₂/2L-WSe₂异质结利用III型能带对齐实现超高空穴密度，20 nm沟道开态电流达2.30 mA·μm^?1。

3.5.3 Heterostructure Transport Regulation and Multifunctional Integration
ReS₂/MoS₂、GeS/MoS₂等异质结可调控能带对齐与载流子输运，但部分研究缺乏匹配器件对照组，需谨慎解读。MoSe₂/CrOCl异质结器件则展示了逻辑-存储-神经形态多功能集成潜力。

3.6 Other Novel Regulation Strategies
3.6.1 New Device Architectures and Functionalized Heterostructure
远程调制掺杂（MODFET）利用WSe₂/h-BN/MoS₂异质结构中的II型能带对齐，使离化杂质与沟道空间分离，抑制库仑散射，10 K时μ_4P,n达1100–1200 cm² V^?1 s^?1。石墨烯/MoS₂异质结通过调节石墨烯费米能级调制肖特基势垒，实现高开关比及迁移率提升。此外，通过金属原子插层（如Cu、Co）可实现SnS₂的p型或金属性转变，并构建原子级无缝结。

3.6.2 Ferroelectric Gate Control and Contact Synergy
铁电栅极（如AlScN）可通过自发极化诱导超高载流子密度，与低功函数In接触协同，使MoS₂ FeFET开态电流达约320 μA·μm^?1，同时展现铁电磁滞。TCAD模拟也表明MoS₂/BaTiO₃/石墨烯铁电异质结构可优化亚阈值摆幅与驱动能力。

4 Conclusions and Prospects
本文系统总结了二维半导体迁移率增强策略。目前，晶圆级单晶MoS₂制备、氧辅助缺陷修复、原子层键合接触、高κ介电屏蔽、应变工程、异质结构及远程掺杂等均取得了显著进展，使2D晶体管性能接近或超过IRDS目标。然而，材料缺陷密度、p型低电阻接触、晶圆级介电集成、CMOS热预算兼容性、统一的迁移率表征标准及长期稳定性等关键瓶颈仍待解决。未来需从原子级散射抑制和能带调控出发，结合标准化测量与可扩展工艺，将迁移率优势从微观推广至晶圆级，从而实现2D半导体在高性能、低功耗电子系统中的实际应用。